面向ASIC供应商的时序验证解决方案

在快速面市压力之下的ASIC设计人员必须设法缩短复杂而冗长的设计周期,此外,他们还必须应对不断重复的设计反复和芯片的更新换代,有时还要经历由于时序缺陷而导致的芯片设计失败。如今,许多ASIC时序分析及最终验证取决于最适合0.25微米及以上工艺技术的设计方法及建模技术。虽然绝大多数ASIC供应商已在提供新的设计方法,以满足许多低于0.25微米设计的新要求,但是目前时序验证需要纳米级设计上的重大突破。基于一个新的动态建模范例的创新性时序验证解决方案号称能解决这些问题,它直接提升了ASIC供应商的竞争力和客户的设计效率。

对于ASIC设计来说,设计反复包括客户和供应商之间的双向设计数据交换。目前,许多这样的设计流程允许客户完成前端设计,然后将已布局的门级网表交给供应商。ASIC供应商接着进行后端设计和详细的版图后分析。为得到最佳的时序验证,ASIC供应商使用了经过长期考验的专有延迟计算方法。不过,将ASIC供应商的验证数据返回到客户所使用的EDA工具中的唯一方法是通过标准延迟格式SDF(Standard Delay Format)背注来实现的。

在ASIC设计流程中,将SDF用作传递机制对解决时序收敛问题贡献很大。SDF产生的文件很大(一般大于1GB),其数据输入速度很慢,一般要超出4小时。这一格式在每个文件里仅支持一个单一的工作点或PVT(工艺、电压和温度),从而需要为每个PVT交付多个SDF文件给客户。

此外,SDF仅包含适用于单一设计模式的静态斜率和延迟信息,对于每一个设计模式需交付多个SDF文件给用户。而且,对SDF的注释可能有风险,因为所有的斜率跟踪和合并信息是无效的,当用SDF注释时,工程师可能还没意识到已超出了最大的斜率限制。结果,由于不一致的时序导致了低效的时序验证循环,而客户则错失了非常关键的产品面市时机。

硅片建模超级结构

动态模型消除了由SDF造成的限制。Silicon Metrics公司正在申请专利的产品SiliconSmart Models(SSM)提供了一个新的动态硅片建模超级结构,它能解决目前使用的绝大多数设计流程所遇到的数据不一致问题(见图1)。此外,SSM能够结合ASIC供应商在时序验证时采用的单元和互连延迟估计算法,从而使一个单一的延迟计算方法能够嵌入到结合了多个EDA供应商工具的整个设计流程中。

由于无须用SDF进行注释,SSM显著地减少了用户的设计反复时间。SSM还消除了长时间的SDF加载和不必要的背注循环。由于用户在设计流程中采用了供应商最好的时序验证方法,因此ASIC供应商与客户之间的设计反复也降到了最低程度。灵活的SSM架构也能使ASIC供应商提高延迟计算的精度。借助应用编程接口(API),SSM可用于处理特定地点工作点(ISOP)数据(如蜂窝单元上的IR压降)以提高时序精度。该精度还可进一步提高到能进行晶体管级时序分析的水平,从而提高门级时序验证工具的精度。

SSM提供了一个插入架构,它允许客户在设计流程中加入不同的高级第三方分析引擎。例如,设计部门可能会在流程中增加会影响延迟的噪音分析引擎,并采用可靠性及成品率分析来监控关键路径,从而提高制造成品率。

供应商各有不同

ASIC供应商都支持主要EDA公司的工业标准设计流程。由于各供应商的设计流程都很相似,因此对ASIC供应商而言,要从技术上将它自己与其它供应商区分开来已变得越来越困难。通过提供像SSM一样的动态模型,EDA公司已经使得ASIC供应商能够创建先进的技术设计工具套件,这些工具套件能够凸显ASIC供应商设计流程的独特性能。

例如在这些模型中,ASIC供应商能够向其客户提供先进的时序和功率信息、或噪声和IR压降保护,这就为客户提供了一种基于工业标准工具的高级EDA设计流程。它向ASIC供应商提供了一个安全的传递媒介,以将最新的ASIC技术带给设计人员。更好的通信和更好的技术使得ASIC供应商和客户能够共享一次设计就成功所带来的欢乐。

0.25微米工艺技术的应用使EDA供应商的注意力开始从单元延迟转移到互连延迟。今天,0.15微米设计中级(stage)延迟影响及其对路径延迟的影响正在促成时序验证方法的升级。图2描述了在有源晶体管驱动互连时(它随后驱动其它有源晶体管)级延迟的非线性特性,该响应在波形上显示出一条典型的“尾巴”。传统的建模(单元+互连建模)忽略了这个“尾巴”,而把此波形看作是一个线性转换,这已导致明显的错误。级延迟可因功率轨道上的IR压降、热量梯度、互连耦合以及串扰而变得更加复杂。

在设计工具套件内,ASIC供应商把很多先进的专有技术作为一种标准配置提供给用户。这些专有技术通过对诸如噪声、时序、可靠性、工艺灵敏度及ISOP性能进行高级建模,可以减少客户的保护带。SSM插入架构具有诸如ISOP分析及精度的级建模等高级建模性能,它也有助于消除不必要的保护带。由于SSM架构不必以离散方式来分析单元及互连时序,因而级延迟能被精确地计算出来。

库的开发

开发及维护ASIC设计工具套件和单元库的成本会很高,并且需要很多资源,每个设计工具的模型验证尤其昂贵。在每个阶段都完全自动化的库及模型开发过程可解决这些问题。Silicon Metrics公司已经连续不断地引进了很多先进的自动化产品,其范围从带有SiliconSmart CR (CellRater)嵌入式存储器特征的库特征,到基于API的且带有Silicon Smart OMC (Open Model Compiler)的高级动态SiliconSmart Model生成器。这些产品都包括了已经过校准的验证程序,以确保高质量。

OMC把描述数据与生成SSM超级结构的分析引擎结合到了一起。该模型生成过程是完全自动的,无需用户的介入,并可支持不同的描述数据输入格式。OMC与CellRater同时工作时,可从CellRater数据库生成SSM(图3)。另外,ASIC供应商的OMC插件可从ASIC供应商的专有描述数据库生成SSM。

OMC包括一个可消除现场故障的高级验证方法。一旦生成SSM,它们自动地接受所支持的EDA工具中的一系列验证测试。这些测试将包含在描述数据中的原始数据与生成的SSM数据相比较。验证套件确保生成的SSM在任何用户环境中工作时不会出现错误。每个SSM中内建了现场调试的高级支持功能,这种支持可帮助ASIC供应商检测、隔离及改正可能出现的问题。

每种EDA应用的个性模块包含了针对特定应用的行为和协议。每个模块都针对相关的应用进行了全面的测试。模块的运作独立于模型的延迟计算部分,所以它能够独立地进行验证。独立验证不需要对每一个目标应用的新模型数据进行完全的验证。

OMC的自动模型生成性能显著地减少了库开发及质量保证成本。OMC及SSM的插入环境允许快速而简单地将高级供应商的专有插件加入到用户设计流程中。 包括验证方法在内的高级调试性能,消除了现场故障并减少了维护费用,最终可使用户感到满意。作为标准设计工具套件的一部分,生成的模型允许ASIC供应商安全地交付他们专有的验证方法。

对于设计人员来说,由于无须采用令人生厌的SDF文件进行注释,SSM极大地减少了设计反复时间,加快了设计周期,并使芯片的出带(tape-out)更有把握。通过这种方法,ASIC设计人员可以更多地控制设计过程,并且能在减小保护带的情况下获得最大的性能。对ASIC供应商和设计人员来说,其结果就是缩短了产品上市时间,并赢得了市场声誉。

作者:Jay Abraham

产品行销经理

Silicon Metrics Corporation