增加并行总线宽度可以提高芯片与芯片之间、背板与背板之间以及机箱与机箱之间的数据吞吐量,但是,总线数目以及传输速率的加快会陡增PCB布线的难度和信号的时延或偏移,从而使提高总线数据吞吐率的要求面临一个极限。XAUI是一种由四个差分通道组成的点对点串行接口,它采用通道时延自动纠正等技术克服信号时延问题,本文概述XAUI接口规范,及其在芯片互连、高速背板互连以及机箱互连上的应用。
10Gbps附属单元接口(XAUI)虽然不会很快普及,但是这种能够在芯片之间、电路板之间以及机箱之间实现10Gbps以太网速度的接口确实是一种很有希望的新兴技术。这种IEEE 802.3ae委员会已经支持达一年之久的规范涉及了数据通信/局域网以及电信行业方面的各种问题。
现已被批准的XAUI规范规定了一种窄而快的数据管道,可以使用标准的CMOS集成电路来实现,或者嵌入到ASIC内部。这种规范由4个信号流组成,每个信号流的速度为3.125Gbps,总速度为12.5Gbps。即使考虑到8B/10B的编解码开销,仍足以支持10Gbps的信号吞吐率。这个速度也能与SONET OC-192 9.953Gbps的速率相匹配。
这个规范还包括其他几方面的优势,如嵌入时钟、8B/10B块编码,以及数据通道之间的自动时延纠正。就像所有的以太网规范一样,XAUI条款涉及到了媒介存取控制(MAC)和物理层(PHY)。MAC层负责从设备处理器接收信息,并将其组成为包含MAC地址、目的地址和以太网需要的其他信息的以太网帧。
在物理层,以太网帧经过串行化处理输送到PCB的印制线、短导线或光纤中。XAUI委员会的许多工作都集中在物理层。
芯片的连接
XAUI最初是作为PCB上的芯片之间的一种连接方案而设计的。在此之前的连接方式为时钟速度相对较慢的32或64位的宽并行总线。普遍认为,可以通过向总线添加更多的信号线来提高数据传输的速度。但是,总线数目的增加也会增加系统设计人员的困难。
宽并行总线在PCB上的布线比较困难。例如,为了保证信号的完整性并使信号线之间的时延降到最低,设计人员在布设64位信号线时必须特别小心。64位信号线容易受到电磁干扰(EMI)的影响,它自身产生的电磁干扰也必须予以重视。对于32位或64位并行信号线,信号的时延或偏移很难避免。事实上,并行总线上的时延问题常常是提高总线数据吞吐率的一个限制因素。
为了简化PCB布线,XAUI采用一种由四个差分通道组成的较窄的点对点串行接口(图1)。四个差分通道(共16条线)不太容易受到噪声的影响,而且与32或64条单端线相比,它产生的噪声也要低得多。
XAUI还具有一种通道时延自动纠正能力,可以克服信号时延问题。信号可在XAUI线的发送器端进行发送,四个通道的布线无需精确匹配,信号将在接收器端自动纠正时延。
让我们来分析一下在许多PCB中时延问题是如何产生的。并行总线将定时时钟相对于数据独立传送,这种方法使问题进一步加剧了,因为时钟本身可能由于信号的时延而导致与数据失去同步,从而减少了建立和保持的裕度。噪声或时钟的畸变进一步加剧了这种状况。
XAUI采取的是相反的做法,它将定时时钟嵌入到数据之中,使自己成为一种自定时的接口(图2)。这使XAUI接口可以自我管理,自己消除在PCB印制线两端的时钟相对于信号的时延。在接收器端,再从每个通道上的串行数据流中恢复出嵌入的时钟。此外,XAUI还提供了一种方法,可以通过一个同步电路来消除四个通道之间的任何时延。
高速背板
在载波级开关和高端路由器等应用中,需要用高速背板来将电路板进行互连。这些类型的系统所处理的数据常常属于多种标准格式(如以太网或SONET),其线速率也不相同。进入系统的多路数据流必须首先转换为系统背板使用的数据传输格式,然后再发送给系统中的其他电路板。最后再将数据转换回它原来的格式并传送到系统外部。
所有这些操作都必须以很高的速度完成,因为输出输入系统信号线的速度非常之快。例如,假设输入系统的信号线的总带宽为10Gbps,如果系统背板上的各个通路不能以10Gbps的最低速度传送数据,那么开关或路由器很快就会成为数据流的瓶颈。
XAUI的一些功能使它特别适合于高速背板。较少的通道数使背板上的信号线可以达到更高的密度；所有的XAUI通道将比现有的系统背板传输更高的有效载荷(图2)。
信号完整性是系统背板上经常遇到的另外一个问题。许多背板使用的介质常常不能维持高水平的信号完整性。再加上背板上的连接器和其他转换点,这种环境容易引起较大的信号损失。
通常,在背板上传输的数据有下列原因会导致信号损失。首先,背板上的信号衰减在高频和低频时并不一致,高频信号比低频信号更容易产生衰减。另外,低频信号和高频信号在背板上一般是以不同的有效速度进行传输的。其结果是,在信号线的接收端,数据常常会产生相位偏移。这两个问题,即不一致衰减和相位偏移数据,会导致“符号间干扰”(ISI)畸变。
在XAUI规范之外,半导体厂商们设计了预均衡和后均衡技术来补偿有噪声的背板上的信号损失。后均衡技术或那些使用在传输线接收端的技术通常成本较高,消耗的功率较大,也比较复杂,因为接收器中使用的技术必须能够从有噪声的信号中恢复数据和定时,并对任何信号损失进行补偿。
与后均衡相比,预均衡技术是在发送器端发送信号之前采用的技术。预均衡技术的实现更简单,消耗的额外功率很小,并且对设备的成本没有任何影响。不过,因为不同长度的印制线需要不同级别的预均衡,因此在发送信号时使用的预均衡的级别必须具备可编程特性。
预均衡或预加重是克服符号间干扰的一种途径。预加重通过检测信号转换在何时发生来实现。当信号转换将要发生时,预加重使后面的信号位以比没有转换时更大的幅度进行输出。
由于转换表明一个高频信号正被传送,预加重使高频信号以比低频信号更大的幅度进行传送。如果预加重的级别按照系统背板的特性进行了适当的调节,则高频信号和低频信号在接收器端应该是均衡的,整个信号在到达接收器时将处于正常的幅度。对于很短或衰减较小的传输信号线,预加重过度将会导致信号过冲。这个问题可以通过调节预加重的级别加以解决。
高速背板中的另一个难题从因符号间干扰造成的畸变信号中恢复数据。这个问题在有损耗的背板中比较常见,符号间干扰将破坏数据的间隔,降低接收器端的时序裕度。当这种情况发生时,接收到的某些位的时序裕度将少于理想的单元间隔。对于XAUI,理想的单元间隔为320ps。例如,假设一长串“1”之后是单个“0”,当这个“0”到达接收器时,间隔可能只有200ps。损失的120ps被那一长串的“1”吸收了。
预均衡为这个问题提供了一种解决办法。对于上述例子,芯片可以用大于理想的320ps的宽度和大于前面数据的幅度来发送单个的“0”。额外的时序宽度来自它前面较长的“1”。当数据通过容易引起损失的背板介质到达接收器时,信号线的衰减将使这个“0”的间隔接近理想的单元间隔。
机箱的连接
XAUI技术除用于芯片互连和电路板互连之外,还可用于机箱与机箱之间的连接。与PCB上两个集成电路芯片之间的短距离连接相比,连接一个中央机房中的载波级开关或ISP操作中心的高速路由器涉及一些不同的问题。
能够用于10Gbps通信信道的介质实际上只有光纤电缆。XAUI的四通道架构使它非常适合于高性价比的机箱互连方案。目前,用来实现单个差分10Gbps信道的光纤和连接器比较昂贵。使用XAUI,用四个光纤各自实现3.125Gbps的传输通道,可以达到同样的效果,但这种方案要经济得多。
当IEEE 802.3ae 10Gbps以太网任务小组研究电缆实现的问题时,它发现大多数用户要么需要300m之内的较短连接,要么需要至少为30km以上的长距离连接。定义同时能够满足这两种需求的连接方案是不现实的。IEEE 802.3ae规范现在规定了使用多模光纤的可达300m的连接,以及使用传统光纤、损失较大的可达100m的连接。
在后一种情况下,XAUI被用作一种CWDM物理层的编码子层。使用今天的高质量单模光纤,可以将XAUI连接扩展到300m以上。使用低成本带状光纤的通常小于100m的很短距离的XAUI连接也已经开始出现在市场上了。
在涉及光电转换的任何高速连接中,信道畸变都是一个必须考虑的问题。将信号从电转换到光以及从光转换到电都会在信道中引入畸变或信号偏移。对于设计人员而言,重要的是要考虑在电缆的长度之内会有多少畸变进入信道----这一般是以每米的距离来进行衡量的。
XAUI光纤连接具有特定水平的内在畸变容差。要对XAUI通信信道进行畸变预算,以作为在信道上保持有效连接的指导准则。只要由信道连接器、传输介质本身以及其他外部畸变源引入的畸变不超过总的畸变预算,信道上就可以进行有效的通信。
XAUI信道两端使用的收发器中包含有先入先出(FIFO)存储器,用来补偿信道中可能出现的各种畸变、时延和定时偏差。只要信道上各通道之间的时延不超过30到40位,XAUI就可以重新对齐通道、恢复数据同步并继续通信。
作为高速、经济的芯片互连方案,XAUI已经实现了新颖和激动人心的应用。随着富有创造力的设计人员和应用人员继续开发出基于XAUI的通信信道的新方法,XAUI的应用一定会更加广泛。这将会降低器件的成本,而器件成本的降低反过来也会促进XAUI应用到传统的局域网和广域网之外的新领域。
作者:
Richard Prentice
电子和计算机工程博士
Shawn Rogers
应用经理
Email:s-rogers@
Bob Payne
电子工程硕士
Email:b-payne@
TI公司
京公网安备 11011202001138号
