基于两个正交余弦信号的跟踪解调位置反馈系统

它们是相位为零的零电压。

在零相位时,电压为1V,这使它与第一个余弦信号的相位相差90°。正弦和余弦代表了单位圆上一个三角形的两个边长的比例,这两个比例之比等于另外一个函数,即正切:

通过取这两个输入的反正切,可以得到编码器的轴角位置为:

该信息将帮助我们跟踪位置参数,从而也可以得到饲服系统的速度。

对一个整数型处理器而言,求高精度的反正切值计算要耗费大量运算时间。求正弦值和余弦值则相对较为容易。在大多数应用场合下,要用滤波器来尽可能地滤除噪声信号,因而跟踪解调器是非常好的选择。其工作速度高,体积小,甚至还可以嵌入到一块FPGA中,并能减轻运算负荷。

插值器的分辨率

插值器的分辨率取决于多种因素,其中最重要的是模数转换器(ADC)的误差。

如果选择一个性能良好的12位ADC,设其误差为等于其最小量化位,即2^-12。系统中其它误差可以忽略,因为无法对这些误差进行估计。但是,假设设计方案完善,又采用了合适的电子器件,可以将ADC误差加倍,从而将其它误差都包括进去。

如果将误差均匀分布在一个旋转圆周上,则有:

或者约为±0.014°。由于该误差,一次旋转的分辨率应为大约2^-13.65。基本插值系统

在最简单的情况下,插值系统的ADC经过适当的缓冲和滤波接收余弦信号输入,然后求反正切,以必要的精度确定角度值。

在许多应用场合,由绝缘栅双极晶体管(IGBT)切换而产生的噪声可能导致转换误差问题。为了解决这一问题,可以对输入信号进行高通滤波处理。滤波器的角频率(-3dB点)必须与工作频率足够远以使相位特性平坦,同时角频率又应低到足以去除带外的大部分噪声。假设脉宽调制(PWM)频率为16kHz,可以使用一个角频率为1kHz或者为2kHz的二阶滤波器,这将使滤波器的阻带为-48dB到-36dB,不至于牺牲滤波性能。

角频率以及滤波器形式的选择取决于具体应用。根据需要,可以选用巴特沃思滤波器,这种滤波器的通带平坦和相位失真最小。为了使误差最小,还要在转折频率处选择Q值为0.707,此处Q为转折频率与-3dB点频率的比值。Q越大转折频率点的失真越严重。

然而,有时这并不是最佳的方案。如果电路板空间紧张而且DSP工作负荷相当重,或者如果存贮器过于昂贵,那么可能要采用另一种设计方案。

跟踪装置

根据具体的应用情况,通过采用只需要几个步骤或者利用低速元件就可以简洁地执行复杂功能的方法,跟踪装置的缺陷可以在其他方面得到弥补。这种装置的实例就是跟踪式ADC。它由一个比较器和一个计数器组成,用低速、廉价的部件来实现较高速的模数转换。

这个转换器的核心是一个由恒定高速时钟驱动的计数器,计数器的输出与数模转换器(DAC)相连。计数值增加时,DAC输出电压的幅度相应上升；计数值减小时,DAC输出电压的幅度下降。在跟踪ADC的设计中,计数器的前面引入了一个比较器。比较器有两个输入。如果来自外部电路的输入比DAC的输出大,计数器将加1；如果来自外部电路的输入比DAC的输出小,计数器将减1。

在对正弦波信号执行模数转换过程中。根据采样速率的具体情况,每个采样值之间的差异可能非常小。在此,跟踪ADC可以快速给出一个准确的转换结果,但是使用过程中你应该谨慎行事,如果用跟踪ADC来转换一个方波信号,由于方波的两个电平会要求计数器递加或递减,这有可能会使系统的速度大为将低。

跟踪解调器

跟踪解调器与跟踪ADC的工作原理类似,都是通过预估值和实际值的差值来计算新的数值。算法中要采用二阶滤波器。算法的采样频率设定为8kHz。另一个控制器或许会用不同的采样频率,由刷新周期确定。

跟踪解调器也将来自一个模拟余弦器件(编码器或解析器)的输入与上次得到的预估值进行比较。在图2所示的框图中,要采用一个求取两个角度之差的公式,从实际位置值(编码器或分解器所返回的正交电压)中减去预估位置值(通过计算得到):

用一个代表滤波器转折频率的数值对这一差值进行定标之后,将计算结果送到一个累加器。累加器执行求和运算:预估值等于过去所有的采样值加上最新的输入值。当运动机构从静止开始加速时,预估值和实际值之间的差值迅速增加,但是一旦速度稳定下来之后,这个差值就会下降到零。此时,第一个累加器的输出将成为一个代表预估速度的常数(即在每个采样周期中发生的位置位移)。

然后,这个累加器的输出被加到第二个累加器,其输出为位置值。在这一最终位置和(final position sum)中,要加入一个标量速度值(第一个累加器的输出)作为一个校正因子,此即二阶传递函数中的阻尼因子。

设计实例

在下例中,将忽略二阶滤波器函数,因为它对理解算法并无必要。

假设我们在离地面最近的点坐上一个弗累斯大转轮(Ferris wheel)中的椅子,则速度和位置都是零。所有两个累加器也都为零。我们将每秒检查一次我们所处的位置。

弗累斯大转轮的操作员将我们的椅子升起一段距离,以便让下一位付费的客人坐上来。这个过程用了1秒时间,此时,要比较实际位置和预估位置。设预估位置为0,我们一直静止不动地坐在靠近地面的位置,所有的累加器都设置为0。因此在第一次比较时,第一个差值被放进第一个累加器,随后被加到第二个累加器。第二个累加器的输出就是我们的新位置。

1秒钟之后,弗累斯大转轮再次移动,又一位新乘客坐上来。通过提取预估位置的正弦和余弦,并将其与正弦和余弦输入进行比较,差值被加到第一个累加器,然后其输出被加入第二个累加器,再保存作为新的位置。

此时又有一位乘客坐上来。我们再次对预估位置和实际位置求取差值,但是由于在每一次的位置增量中都用相同的时间移动了相同的距离,预估位置值比实际位置值要大。于是一个负的差值被加入到第一个累加器以减小该积分值。这个较小的数值被加入到第二个累加器,从而生成另一个新的位置值。

弗累斯大转轮每秒移动相同的距离,我们也继续执行这一处理操作。很快预估位置值就与实际位置值相等了。现在,将第一个累加器的输出加到第二个累加器来对位置进行预估。比较时,发现二者没有差异。在一个恒定的速度下,第一个累加器中的数值稳定不变。正如一辆汽车以每小时60英里的速度运动时,要想知道你前进了多远,只需每运动一秒增加88英尺就可以了。第一个累加器对加速度求取积分,代表速度的增量。在第二个累加器中对这些增量进行积分得到了可靠的位置值。由于在位置的预估值和实际值之间没有差异,向第一个累加器加入0,从而向第二个累加器加入的是一个常数值,该常数作为位置的增量。

现在,弗累斯大转轮停止驱动,逐渐慢下来了。差值又一次出现了:预估位置值大于实际位置值。我们正在减速。这首先反映在第一个累加器中,数值减小了。然后反映在第二个累加器,它显示位置的变化越来越小。

当我们再次停止下来时,差值将逐渐清除第一个累加器并使其数值为0,还有可能清除第二个累加器,具体情况取决于实际的位置值。

这就是如何使用预估位置和实际位置之间的差值来跟踪位置的方法。

滤波器设计

滤波器/解调器包括一个用累加器构成的二阶滤波器。要调整输入的采样值,以控制累加器在何处溢出(如果它溢出的话),从而使其功能适应需要积分运算的应用场合。

首先,要确定在每一个采样周期期间将什么数值加到累加器,以达到每秒(转子的移动时间)溢出一次的结果。换句话说,要将累加器的时间常数设定为1秒。

要做到这一点,必须对系统加入一些约束条件。设累加器选择8kHz的采样速率,这是因为许多应用场合下都采用8kHz采样率。ADC的字长为16位,这也是一个常用参数。

如果2p=2¹⁶,可以立即知道将使累加器溢出的数值为:

在使用这种技术来确定速度时,这一关系很重要。

定标因子

该技术的真正优点是它可以增加一个二阶滤波器来消除一部分由IGBT的切换所导致的瞬变噪声。定标因子实际上是滤波器的系数,而且很容易计算。系数的计算与处理器无关,因此下面将省略与处理器相关的细节。

在这种处理技术中包括了两个定标函数,它们都可由二阶低通滤波器的传递函数直接得到。一个由角频率确定；另一个由Q或阻尼因子确定。传递函数为:

二者都将处理成分数形式,这样就可以对其进行乘法运算,而不必进行麻烦的除法运算。第一个定标因子为:

另一个是阻尼因子为:

在处理过程中只进行简单的乘法运算。下次将讨论跟踪解调器的概念,并分析其在系统中利用相互正交的余弦信号来确定位置的工作原理。

[Embedded Systems Programming]

作者简介:Don Morgan是Ultra Stereo实验室的资深工程师,也是一位在信号处理、嵌入式系统、硬件和软件方面拥有25年经验的顾问。Morgan最近完成了一本有关数值方法的新书,内容涉及多速率信号处理和小波分析,书名为《Numerical Methods for DSP Systems in C》。Morgan也是《Practical DSP Modeling, Techniques, and Programming in C》以及《Numerical Methods for Embedded Systems》两本书的作者。