为满足网络及日趋增多的电子商务对带宽无止境的需求,光通信网络以难以置信的速度飞速发展。光纤的高容量使其迅速在长距离骨干网得到广泛应用,而且随着高速率传输标准的发展及其容量的增长,光纤仍将在该领域占优势。现在骨干网中OC-192 SONET的传输速率接近10Gbps,该速率可望很快在骨干网中普及并最终应用到接入网之中。
随着高速光纤传输网的推广,每个关键器件的价格和功率开始受到关注。网络设备设计者极力在保持原有价格和结构因子的同时提高器件容量。当前的网络另一个重要趋势是需要更高端口密度。采用传统技术提高端口密度,功率要求也要相应提高。物理尺寸的局限性使得制造高端口密度器件(如交叉连接)与提高集成水平及降低功率成为一对矛盾。
高带宽光通信网络的一个关键器件是收发器,网络中每个节点、路由器或交换机的每个端口以及光传输模块都要用到收发器。设计工程师目前采用GaAs、BiCMOS或SiGe收发器,然而,新一类CMOS收发器已进入市场,使OC-192设计性能达到新水平,设计工程师面临的挑战在于为特殊光纤通信网设计选择合适的收发器。
光纤收发器的加工工艺
一般来说,10Gbps高速网络的解决方案可以通过诸如GaAs、双极硅以及SiGe等工艺技术实现。这些工艺制作的器件都很昂贵,还需要配备特殊的制造工艺和设备。长期以来,人们认为CMOS工艺不支持高频器件设计,然而,随着精密几何尺寸加工工艺技术的持续发展,CMOS工艺引起了人们的关注。
CMOS工艺制作的器件工作频率高、功耗低且线宽持续降低。利用精细线宽技术,采用标准的CMOS工艺就能实现10Gbps收发器,并达到批量生产的要求。正如当前光纤系统设计者深知的那样,工艺技术对收发器性能影响很大,下面看看每种工艺技术的利弊。
除了硅芯片技术,GaAs是最成熟的半导体器件技术。GaAs晶体管在速率方面比硅晶体管有明显的优势。GaAs的峰值电子速率比硅晶体管大几倍,而且很低电场就可达到峰值电子速率。GaAs晶体管能在高达30GHz的速率下工作,然而,GaAs器件的缺点在于:器件要特别薄以适应材料的低热传导性；也特别脆,生产时废品率高。
另一个缺点是,GaAs工艺不支持高密度集成,其典型的应用是军事和高频应用领域,也用于功率放大器和其他模拟器件,这些器件的门电路较少。一般来说,只有在CMOS或其它工艺不可行时才采用GaAs工艺。
BiCMOS也成功用于高速通信器件,但功耗高。虽然该工艺与CMOS技术相似,但BiCMOS不适用于高门数的数字集成电路。因此,高速模拟电路常采用双极硅工艺,与数字电路连接时必须用CMOS集成电路隔离。此外,双极工艺中采用的离子注入晶体管调整方法越来越难实现高速器件的加工,一般只用于2.5Gbps或更低速的系统。
高速光器件的第三种工艺技术是SiGe工艺。SiGe技术能提供高达100,000cm2/Vs的电子迁移速率,可用于高速器件,性能几乎可以与GaAs器件媲美。也支持比BiCMOS或GaAs工艺更高密度的集成,可以在标准的CMOS生产线上利用IBM授权的特殊工艺生产。此外,SiGe晶圆采用掺杂锗的方法制造,尽管工艺难以控制,某些器件提供商已经成功推出高速通信芯片。
收发器制造上的最新变化
尽管存在价格昂贵和其它一些限制因素,GaAs、SiGe和BiCMOS工艺都一直用于开发高速收发器,因为人们认为CMOS的迁移率有限,不支持5GHz以上的高速器件。对于较大的工艺几何尺寸确实如此,然而,现在情况发生了变化。
单位增益频率或截止频率是晶体管的最高频率。虽然晶体管的ft和电路最大工作频率的关系与多种因素有关,一般还是用ft来评价不同技术,方程(1)可以计算ft:
式中m是迁移率(n通道MOSFET大约等于1,450cm2/Vs),L是几何尺寸,VDSAT是过载电压(几乎与工作电压成正比)。显然,从方程(1)可以看出CMOS调整技术可以极大增加电路速度。使用调整技术减少晶体管长度,电路的最大工作频率就可以增大。典型0.25um工艺的ft是40GHz,0.18um工艺是80GHz,我们希望0.13um的ft再增加一倍。
由于精细工艺几何学的发展,CMOS用于高频器件制造成为可行,它可以极大提高生产能力和集成度,降低价格。此外,CMOS工艺器件机械性能好,又是热的良导体,并易于生长成大直径、超纯、无缺陷的晶体,因而成品率高。
正因为如此,某些制造商正从传统的SiGe,、GaAs和BiCMOS技术转向采用CMOS技术设计高速光通信收发器集成芯片,采用CMOS工艺制造的器件已经用于OC-48系统。
但是,开发OC-192收发器并非易事。设计10Gbps收发器与OC-48相比(2.5Gbps)难度增加许多。OC-192两个主要问题是抖动参数的控制和封装技术。SONET抖动指标要求非常严格。这样才能确保通过长距离光纤传输后,信号到达目的地的特性与原信号差异不大,同时也确保了不同厂商设备之间的互操作性。
对抖动基本要求
Bellcore关于抖动的指标有振幅、上升和下降时间、抖动、线路接口的时钟和数据位定时。定时抖动是数据信号偏离理想位置的短期变化量。
SONET有三个抖动指标:抖动产生、抖动传递和抖动容限,这三项指标是针对系统级而不是针对器件和单个电路的。
抖动产生是在确保稳定的参考时钟条件下串行接口可加入到数据流的抖动量。SONET规范规定,在输出终端接收机,峰值定时抖动低于0.1单位间隔。在OC-192系统中,对100ps的循环时间,整个系统的抖动小于10ps。显然,收发器的定时性能必须非常精确。
抖动容限是给定频率下抖动的最大幅度。该值表明串行接收机在链路的BER极限内仍能恢复数据所允许的最大抖动。为容纳信号从串行源接收机传输时积累的抖动,接收机抖动容限必须比信源和传输介质产生的总抖动大。链路的抖动容限越大,链路在恢复精确数据流时越耐用,接收机性能越好。
最后,抖动传递是描述信号经过器件时,抖动频谱变化的情况。这项指标在用到中继器的长距离光纤线路(50Km以上)中非常重要。
数据输入总是有抖动,如果单个中继器在某一频率抖动放大因子是1(抖动传输函数位于该频率的峰值),信号到目的地之间的n个中继器将抖动放大n倍,因此SONET规定抖动峰值必须在0.1dB以下。
在收发器级,系统设计工程师应该选择CMOS收发器,它可以将抖动产生和抖动传递降低到最低,同时还尽可能提高抖动容限。
抖动产生的原因
光纤通信系统中引起抖动的因素有三种:噪声、数据的随机性以及信号波动引起的模式相关抖动。
任何消耗功率的器件都会产生噪声。由于工作频率高,与衬底耦合的随机噪声产生进入系统的幅值很低的随机噪声。将噪声滤波线路与电源隔离技术结合是减少信源抖动的最好方法。
时钟信号和数据信号的耦合也是光收发器抖动的主要原因。由于信号的随机性,接收机输入和发射机输出的高速串行数据信号包含大量频率成分。许多频率成分通过线路板或芯片衬底耦合回来,结果锁相环(PLL)的调制振荡器将随机抖动带进定时电路。发射机中,随机抖动直接加在输出串行数据中。这种抖动可以通过尽量减小数据信号与电压控制振荡器的耦合来抑制。
模式相关抖动
引起模式相关抖动(pattern-dependant jitter)的原因有两个。第一,CMOS收发器输出数据信号的上升和下降时间不够快,无法使单个脉冲达到满幅度,结果脉冲宽度势必比整个脉冲周期小(OC-192是100ps)。第二,系统直接从最后解复用段输出数据,在这些设计中,时钟信号稍微偏差就很麻烦。理想情况下,时钟信号应该是完全对称的,但是实际并非如此。信号的不完善会引起抖动。
对OC-192半速率时钟而言,从一个上升沿到另一个上升沿,精确时间应该是200ps,但上升到下降的时间可能并不正好等于下降到上升的时间,5GHz的时钟频率偏差会使占空比达不到50%,输出数据信号就可能是短/长/短/长的波形。
如果偏差是10ps,其模式就是90/110/90/110模式。如果产生10ps的抖动,就不可能为其它器件留有抖动冗余。增加整形段虽然有很多困难,但能提高抖动性能。了解了抖动产生的基本原因,才有可能设计出系统级抖动尽可能小的CMOS收发器。这对选择CMOS和其它OC-192收发器非常重要。
收发器封装技术
最近,随着CMOS速率接近或超过1GHz,封装外壳的电感和电容开始成为集成电路设计要考虑的一部分。高频率工作时,大部分电磁波沿导体线的表面或外面传播。随着SONET规范用于10GHz系统,并将用于40Gps系统,封装技术必须有所突破。
通常,设计工程师在光纤通信中采用陶瓷外壳封装的OC-192收发器。但是,随着性能提高,对芯片封装技术提出新要求。设计工程师现在开始关注CMOS收发器解决方案,有一系列芯片级封装技术可供选择,其中在光纤收发器中得到普遍应用的就是倒装芯片(图1)。
倒装芯片有五个优点。第一,与邦定线相比寄生参数很小,寄生电感和电阻大为降低,电容也得到降低。对高速系统,衬底可以置于门附近,信号可以直接从门到衬底,实际上信号的布线距离几乎是零。第二,因为晶圆两面都能散热,从而提高散热性能。晶圆上的突起也提供了比邦定线或压模更好的散热通道。散热器可以直接连接到芯片背面,提供了一个很好的散热途径。第三,从工艺角度来看,倒装芯片有更高的性价比。可靠性是第四个优点。焊球焊接比1mm或0.7mm的邦定线更大、更耐用、抗化学腐蚀和抗机械应力能力更强。最后一个优点是尺寸,当设计工程师在系统结构中采用越来越多端口数时,芯片尺寸也越来越受到关注。倒装芯片可以减小裸片和外壳尺寸,从而减小了整个系统的尺寸。
技术展望
在传统的光模块设计中,模块中输入一面包括光电接口、转发器、时钟和解复用功能。输出一面有激光驱动器、时钟放大单元(CMU)和复用器(图2)。在OC-192的工作速率下,尽管倒装芯片不失为一种可靠的方法,但其散热、噪声和抖动容限仍然面临更大挑战。
通过将各种功能结合减少芯片数,CMOS的高度集成可降低功耗。一个集成了收发器、时钟数据恢复、CMU功能的芯片集不仅能降低功耗及相关的散热问题,还能由此建成更高性能的通信系统。所有这些都不需提高功耗和器件尺寸。此外,日益紧密的集成度能极大降低设计复杂程度,降低光模块功耗。
Armond Hairptian
光传输部高级主管
Broadcom公司
amond@
Michael Green
设计工程师
Broadcom公司
mikeg@
Andrew A. Shapiro
高级封装工程师
Broadcom公司
aashapiro@
京公网安备 11011202001138号
