随着每种电子产品都在朝着尺寸变小性能增强方向发展,制造业需要有更新的工艺、更高的连线密度和更好的工具以迎接这一挑战。如果说20世纪给人留下深刻印象的是令人称奇的各种电子电路,那么21世纪则将为人类带来用途更广的功能性电路。
Terrence Thompson
总编
HIC??gh Density Integration
tethompson@
人类已进入到一个新千年,我们需要跳出旧的框框来为21世纪的设计、测试、装配和封装技术所面临的挑战找到更好解决方案,将现有技术和最新技术融合在一起将开发出新的成果,满足各类电子/信息/因特网应用快速发展的要求。有关功能性电路的讨论将在后面涉及,我们首先谈谈制造策略以及业务/基础结构方面的问题。
SoC还是SiP？
对这个问题的答案是:两者都要。实际上看一看目前业界有关系统级芯片(SoC)和系统级封装(SiP)的争论就不言自明了,或许SSoC(子系统级芯片)还更为合适。几年前,在一次讨论未来计算机制造的会议上,各公司都认为家用和商用计算机的发展将很快跟上消费类电子产品每季度更新一次的速度。营销人员只考虑市场,他们愿意为每个人或每家公司去改变产品设计而不管市场周期有多短(即使只有一个季度),这就给设计和制造人员带来更大的困难。这一趋势还不只限于计算机,对于IC制造商和芯片使用者来讲,在准备购买新设备时也应充分考虑市场快速变化所需的灵活性及外包等各种因素。
为获得最佳结果,制造商应能接受电子形式的IC设计、封装、线路板和系统设计输入,然后尽快把这一切做成具有一定功能的产品以满足市场的需求。SoC的真正敌人是“第一硅片时间”(first silicon),也就是从完成IC设计到生产出第一个芯片之间的时间间隔,迄今为止,这一时间间隔还是无法跟上每季度变化的快速节奏,主要问题在于缺乏IC和系统设计人员,其他方面的原因则包括光刻版的制作时间以及生产设备安排等。
虽然将所有的元件都制作在一个IC(SoC)上从技术上讲非常出色,但这却是一种昂贵的工艺,它的“第一硅片时间”很长。SoC能够提供优越的核心产品功能,而SiP则较为经济,它将核心功能IC和其他元件以较低的成本集成在封装中以满足当前市场的要求。SiP最大的优点在于可以使用熟悉的线焊、凸点和裸片焊接工艺。
SoC通常在一个芯片内集成了一个微处理器(或者ASIC)和一些存储器。这种大小的DRAM只卖几美元,但在量大情况下供应商仍有利润可赚；大的微处理器制造商则以几百或上千美元出售相似大小的芯片,利润也相当可观。而将一块DRAM和一个微处理器放在一个SiP中其价格大约只有单片式SoC的一半。
还用SoC吗？除非是有不需考虑价格的强制性原因。具有核心功能的SoC可以与其他特种晶圆器件如MEMS(微机电系统)或MOEMS(微光机电系统)一起集成在小尺寸有源或无源元件基板上,这对于IC中的电路与光纤系统中的光路连接非常有用。
功能性电路?
如果说IC和我们熟悉的电子学是20世纪的关键技术,那么功能性电路将是21世纪的焦点。这是一个必然的转换,实际上这己经在进行之中,即从单纯的电子学发展到一个集电子学、光学、纳米技术和微米机械模块于一体的混合技术。MEMS以及加上光功能的MOEMS将是两种非常重要的方式,将IC中的电路和光纤及其他器件中的光路连接在一起。平面MEMS/MOMES器件可以切换或改变光路线,在传统IC中与电路相连,或者可在其他场合用作传感器、驱动器、电机及无线器件。
一个至今为止一直限制MEMS/MOEMS应用的问题是器件的封装,这一问题已困扰了人们多年。现在一个古老的方法??吸收剂又获得了新生(见本期“封装工艺中吸收剂的分类及其作用”一文),用吸收剂除去污染物和气体己被证明在多芯片封装(MCP)中非常有用。
集成电路的高密度互连技术(HDI)正越来越多地与IC和其他晶圆半导体器件结合在一起,包括MEMS和MOEMS。
纵向集成还是EMS?
一些研究测试/组装/封装(TAP)趋向的市场调查人员始终认为现在的趋势是越来越依赖于外包或EMS(电子制造服务,或称为合约制造商),而不是从采购元件到最后出产品每一步都自己进行统一管理。外包数量增长并不奇怪,因为很少公司具备从头到尾的完全制造能力,而且这些公司也在对维持纵向集成所需的投资提出质疑。过去几年里,大多数电子硬件公司都处于一种危险的境地,即每个季度都要推出新产品,有些是自己的计划,有些则是为了应付竞争者挑战。如果OEM厂商在外包时有两个或更多的EMS能够经常进行合作,这些EMS厂商根据需要对棘手项目提供专业服务,则将能收到很好的效果。
这里有一些忠告。大家可以想一想古老的学习曲线是怎么来的？如果用户最终厌倦了频繁的硬件/软件更新和人为的商品淘汰会产生什么后果？如果经济减速需求下降,或者人们从追求新颖变到务实时又会有什么后果？如果预测热门新产品或者满足新产品要求有困难,它对计划中的工厂扩张和新厂建设会有什么影响？PlayStation 2已售完听起来是不是很耳熟？在开始制造新产品之前,必须先对这些问题作出回答。
今后的HDI技术
尽管生产商们非常怀念过去那种标准尺寸IC和引脚数目,而且引线间距和焊盘尺寸都有统一的标准,但如今除了一些低利润产品外已找不到这类IC了。现在的产品都受高利润因素的支配,虽然IPC制定了一些有关基板特别是有关PWB的标准,但是非标准IC仍被普遍使用,这些IC使用很少见的I/O数目和独特的焊盘结构。事实上,在过去四年中每年大约都会出现200种新型IC封装专利,而且目前还看不到有减速的迹象。当销售人员发现了一个还未开发的市场时,最好停止抱怨去寻找新的解决方案,而不要抱着过去的标准不放。
根据ITRI的资料,第四代PWB技术已经出现,它的特点是使用更小尺寸(150μm以下)的盲孔和埋孔、走线间距更细(75μm以下),而且很多时候都是多层板,这些线路层既可以独立制作,也可以是在第三代PWB的上面增加。此外硅、陶瓷和玻璃基板都具有良好的性能,从而迫使PWB制造商进一步改进其产品性能。
当晶圆制作完成后,也即所有数百万个晶体管都已做在只有几个分子厚的薄膜层上以后,TAP就开始了。先在尚未分割成小芯片的完整晶圆上使用光刻工艺在钝化(绝缘)层上刻出需要除去的部分,再开出用于进行电性连接的I/O焊盘。
露出I/O导电焊盘后,就用探针进行电气测试,以检验IC功能是否正常,然后根据需要进行焊接凸点底部金属化(UBM),以便于作焊接、线焊或导电聚合物粘结。如果焊盘靠得太近,或者布局与基板要求不同,可使用再布线工艺,在IC方便的位置上添加导电通路和焊盘。
如果芯片制造商、EMS厂商、IC工厂或OEM厂商需要在这一步完成芯片封装,此时可对整个晶圆进行保护性封装,然后再划片,分成一个个小的芯片以用于组装,这就是一般所谓的晶圆规模封装(WSP),或者叫晶圆级封装(WLP)。如果需要裸芯片或是制作有焊接凸点的芯片,就不用封装而先划片,也可以将晶片的厚度减薄到50μm以下,使之在下一步工序之前具有一定韧性,这样能够从芯片正反两面触及I/O焊盘,可将几个IC叠起来做成一个非常薄的电路封装件。
面临的挑战
RF通信和高速微处理器的运行速度只是现有困难的一小部分。蓝牙和其他无线通信技术已经在使用或正在计划中,而蜂窝电话应用范围也在不断增长,因此应对该领域IC的互连性和基板性能各方面进行检查,确认不存在RF干扰问题且所选用的是最佳组合,比如对某些电路设计而言,基板上的导线或焊点引线可能会起到天线的作用。
因此毫不奇怪,Intel和IBM都宣布将开发更快速度的产品。IBM的0.13μm工艺使用铜引线、绝缘层硅(SOI)晶体管和经改进的低k介质制造芯片,通过在芯片的硅基中生成一层绝缘层将晶体管隔离并改进芯片电路的电流流动性,从而大大提高晶体管的性能(提高达35%)。这是一个做在2.16μm2面积上的最小SRAM存贮单元,可将高性能存贮器直接做在芯片上,制造出速度更快效率更高的处理器。
铜引线和SOI工艺可提高芯片性能并降低功耗,低k介质能够为芯片上数百万铜线路提供屏蔽,降低引线间的电性干扰(这些电性干扰会降低芯片性能增加功耗),使电信号更加快速高效地在芯片上传输。此外电路小型化以及材料改进还使IC具有更强处理能力,提高电子产品对大运算量应用的支持,如语音识别、指纹鉴定及无线视频等应用。这类芯片目前正在进行试生产,第一批产品将在2001年初交付使用。
那么Intel又是怎样呢?正如Mark LaPedus在《半导体商业新闻》去年12月11日一篇题为“Intel找到制造快速芯片的秘方”中讲述的那样,我们可以从中看到一丝Intel未来的技术发展方向。Intel将在国际电子器件会议(IEDM)上宣布生产世界上最快的晶体管,预计在2005年用这一技术制造出10GHz微处理器。据他们介绍,这种晶体管将采用0.07μm设计规则,具有0.5ps的开关速度,该晶体管据说在外形尺寸和门-氧化物长度方面都是世界最小的。
本文结论
在新的一年里,不仅过去的一些成熟技术会更好地用于制造业中,新技术还将给工程师们提供更多的解决方案。越来越多的芯片会具有高密度I/O(这个数量不久就会达到2万个),I/O引线也将靠得更近,需要使用精密的高密度微过孔基板和内部连接以及非常仔细的装配。许多非电子元件将被置于封装(和IC)中,也即把光、机、电都集成在一起。
京公网安备 11011202001138号
