存储器的大小和种类繁多,要将大小和种类各异的存储器集成到一个单芯片上,必须借助于嵌入式存储器的自动特征提取工具。
- 存储器特征提取
- 产生时序模型
- 存储器二次仿真的必要性
- 优化存储器IP
- 电路简化是瓶颈
系统级芯片(SoC)设计需要将所有电路集成到一片IC上,这其中包括各种存储器、逻辑和控制功能电路。目前,芯片上已经可以集成容量和类型各异的存储器,集成200余种不同配置的SRAM、ROM和其它专用存储器的单芯片SoC并不罕见。IC设计,已经从以逻辑设计为主转变为以存储器设计为主。
在IC中采用嵌入式存储器,需要精确的时序和功耗模型。要生成这些时序和功耗模型,则要求对嵌入式存储器进行特征提取处理,也就是说,要利用具备集成电路增强型(SPICE)模型的已升级仿真程序进行大量的仿真。
芯片制造工艺从0.25um向0.18um、0.15um和0.13um发展的速度非常快。普通的CMOS技术也分化成高速、低功耗和高密度CMOS工艺。现在,每一种工艺参数都拥有独特的特征。为了满足客户的需要,对高产量的产品,一个部件同时由几个制造商生产的做法已经越来越普遍。因为每个晶圆厂的工艺参数有细微的差别,所以有必要根据特定的工艺和晶圆重新提取存储器的特征,这样一来,嵌入式存储器的自动特征提取工具就应运而生。
存储器特征提取
存储器特征提取耗费时间且容易出现错误,所涉及的时序参数复杂多样,因而成为存储器编译程序开发流程中的关键步骤。
典型的情况下,特征提取就是建立时序模型,该时序模型可应用于编译器中所有存储器条目(instance)。存储器的参数变化包括:字节数、位数或宽高比,特征提取过程通常有以下几个步骤:
- 挑选存储器条目(典型的挑选标准有存储器容量的大小和形状的宽窄等)。
- 对选定的条目进行特征提取处理
- 通过曲线拟合编制查找表或方程
产生时序模型
存储器条目特征提取的传统方法分为两步,首先,人工建立一个可分片存储模块的参数化复合SPICE 网表。存储模块的主要部分,如列、行和存储器阵列,要按字节数、每字节的位数和复用方式来设定参数。然后,利用参数化SPICE网表,采用迭代方式进行仿真。
传统方法分别建立用于仿真的主要存储模块网表,而不是将存储器条目视为从布局抽取得到的实际存储器。为了让模型的适用范围扩展到不同参数的条目,编译器设计人员需要开发一个用于时序估计的参数化的方法,该方法有时称为“黑盒(black box)模型”。
传统的方法总是基于两种简化的假设。首先,一个存储器可以分段,一个存储器的时序只是其主要模块时序的总和。这种假设忽略了耦合和分布效应的影响,工艺越先进,这种影响越显著。
其次,存储器可以参数化。主要模块的SPICE网表可以按字节数、字节的位数和复用方式提取,以精确描述真实布局中变化范围宽的多维变量。真实的存储器电路通常是非线性的,对特殊功耗和空间单元的要求加剧了这种非线性,参数形成过程如果发生错误,则很可能在后续测试中检测不到。
为了提高模型的质量,需要在手工建立的关键路径网表和版图提取出来的真实网表之间建立大量的相关性。从现有技术来看,由于模型是多维和多阶的函数,建立具体的相关性变得更为困难。
为了对准确性和不一致性进行补偿,传统型存储器编译器将时序模型的指标要求放宽了,结果很难满足高速电路设计的要求。
存储器二次仿真的必要性
目前芯片制造工艺需要面对存储器制造工艺的巨大差异和多家晶圆厂工艺的差别,传统的存储器特征提取方法需要改进。由于工艺模型发生了变化,存储器需要二次仿真。现在,二次仿真对工艺变量、不同晶圆工艺、性能优化和提高成品率必不可少。对现有产品实例的二次存储器仿真显然是完全必要的。
从工程设计和仿真工艺来看,存储器二次仿真是无法避免的。在存储器编译器的数据单中,通常有20至30个时序参数,绝大多数参数需要诸如双向可组合(sectional)分析之类的优化以提高特征提取的准确性和速度。对每一项技术细节来说,在反复迭代过程中需要做大量的电路仿真。而对每个参数来讲,仿真激励和控制、测量描述和优化设置都需要特殊的安排。因此,如果不借助于自动化工具,存储器仿真需要耗费大量的人力。
存储器特征提取不仅要实现自动化,而且需要通用化。也就是说,相同的存储器特征可以用于存储器编译器中所有存储器条目。借助于通用的特征提取方法,可以随时自动提取SPICE模型的变化,当工艺模型发生变化或要分析一个特别晶圆组的坏品率时,该方法特别有用。
优化存储器IP
在大规模芯片设计中,通常会包含上百个SRAM、ROM和其它特殊存储器模块。设计中将嵌入存储器置于关键路径是极为常见的。关键路径的仿真和验证非常重要,对高性能IC设计尤其如此。通常,提取路径上的单元和门的特征比较容易并具有良好的精度,但是,关键路径上的存储器IP模块仍可看作具备时序模型的黑盒,黑盒中的时序模型从存储器编译器中的角条目(Corner Instances)内插或外插得到。如果情况属实的话,要优化关键路径就会变得很困难。
为了改善高速设计的性能,真实仿真中有必要采用白盒(white-box)模型,因为这种特征提取是基于版图的提取和仿真,它比从查找表得到的模型更为精确,因此,验证和调试对工艺和版图的依赖性完全可以测量。Legend Design Technology Inc.已经开发了一种名为MemChar的EDA工具用于解决自动存储器IP特征提取的问题。
MemChar将存储器数据单中找到的每个参数的指标作为输入。另外,还要把从存储器电路提取的网表作为输入,StarRC和Arcadia工具可以产生存储器网表。SPICE格式的电路数据文件一般包括MOSFET、电阻和电容。如果存储器太大不适合于提取参数,存储器阵列的GDSII版图应当简化为一个环形以便提取参数。这个版图简化的过程可以通过版图编辑器或一种专用的程序来实现。
MemChar程序包括四个基本模块:仿真激励发生器、关键路径电路生成器(SPICECut)、电路仿真管理器和时序数据库发生器。根据数据单中参数的指标,MemChar能够自动生成仿真激励和控制信息。如双向可组合模型之类的优化控制对建立时间、保持时间和最小时钟宽度来说非常重要。由于特征提取可能需要数百次仿真,每次仿真占用的CPU时间对整个处理的性能有重要影响。
为了提高性能,SPICECut用于为电路和布线控制的简化建立关键路径。利用必要的激励和测量描述信息可以生成若干SPICE网表。然后,调用电路仿真管理器就可以在“扫描”环路或“优化”环路中自动进行仿真。用户可为电路仿真定义自己喜爱的仿真器。随后,从仿真结果中可以得到时序数据并根据不同的模型组织时序数据库。
电路简化是瓶颈
开发MemChar是为了把包括仿真和优化在内的整个流程处理实现自动化。尽管一个存储器编译器能够产生几万个不同的条目,但建立自动特征提取流程只需要一个条目。对于存储器编译器其它所有的设置来说,相同的设置可以直接应用。
存储器特征提取的瓶颈是电路简化,电路简化的过程就是为仿真建立关键路径电路的过程,存储器仿真中必须考虑关键耦合效应的影响。为了获得优化的建立时间、保持时间和最小脉冲宽度,SPICECut-Memory可自动产生用于优化的双向可组合模型的激励和控制信息。
存储器IP特征提取的优点概括为三点:1. 特征提取自动化为任意工艺的升级(如SPICE模型)提供了一键式(push-button)解决方案。利用专用工具可以提高性能,从而自动建立用于仿真的关键路径电路,进而显著减少仿真时间。2. 为了获得最精确的结果,要考虑版图提取电路完整性,不能只考虑部分电路及其参数提取。3. 存储器IP特征提取工具要具备开放性,它适用于任意电路仿真器和版图寄生参数提取器,比如MemChar已安装了优化组件,这些组件独立于电路仿真器。
在网络和通信领域的高性能存储器设计中,存储器IP特征提取工具以其独特的性能,特别适用于进行片上嵌入式存储器特征提取。由于输入是精确配置的版图提取数据,存储特征提取结果直接反映片上存储器的模型,因而极限参数可以得到良好控制,系统性能可以精确地得到仿真。对于身处异地的设计团队来说,利用特征提取引擎就可以通过Internet 或intranet来提供片上特征提取服务。
京公网安备 11011202001138号
