无线市场目前正处于技术变革期,那些曾经梦寐以求的便携式特性,如今已成为无线手持设备的标准功能。已有的产品包括:语音邮件、寻呼服务、电子邮件、MP3、PDA、互联网浏览和语音识别。未来的3G产品将集成更复杂的浏览器、数码相机、视频流、以及可实时与地图匹配的全球定位功能。当今处理器和存储器技术所带来的惊人处理带宽,正有力地推动着无线产品在各个领域的应用。
无线产品开发者心目中理想的存储器是:低价、低功耗、高速、大容量和小的体积。价格是其中最关键的,后四个特征具有同等的重要性。无线手持设备对价格尤其敏感,拿手机来说,为了扩大市场占有量,常常以很优惠的价格卖给最终用户。
无线应用的飞速增长以及对处理能力的更高要求,正在创造出一个针对低功耗应用的存储器市场。本文将集中描述定位于下一代3G终端产品市场的DRAM和闪存器件。
对低功耗存储器的约束
便携式产品设计的一个永恒追求是尽可能地延长电池的使用寿命。延长电池充电间隔的目标需要与增加新的耗电功能的压力进行平衡。采用彩色LCD的趋势以及执行复杂的压缩/解压缩算法时对处理能力越来越高的要求,都促使对电池容量的要求不断提高。改进电池技术和降低系统中所用部件的功耗是解决此问题的两条途径。存储器供应商通过开发将功耗降至最低的产品和同时提高读/写吞吐率来解决这一问题。
在开发低功耗存储器产品时应考虑的一个问题是它在典型的3G终端产品目标市场的应用情况(见图1)。注意:存储器子系统通常处在休眠态,等待中断唤醒进行一个新操作。当处理器执行不访问存储器的其它操作时,存储器子系统处在空闲态。当处理器访问存储器时,存储器子系统处在激活态。当系统处在休眠或空闲态时,存储器将处在低功耗的待机态。激活和待机态之比大约是1:40。该比率以及激活和待机两态的能耗水平,揭示了为了取得最佳能耗结果,应该主要着眼于哪个工作态能耗的改进, 以提升低功耗性能。
低功耗闪存的激活态工作电流为20毫安左右,其待机态的标准电流约20微安。这个千分之一比率显示了激活态消耗的功率要大于待机态。闪存器件通常采用可提高读带宽的高速架构,这可在缩短激活态所占时间的同时,降低器件的总(激活态+待机态)功耗。
DRAM不象闪存那样有如此明显的激活和待机两态的功耗比。DRAM器件为保存数据要不停地自刷新,这使得它在待机态时也需要相当的电流。新一代的DRAM器件致力于刷新方法的改进,以减小刷新电流。
封装尺寸
下一代产品的功能会越来越强,体积也将越来越小。现在的蜂窝电话可以很容易地装进衣兜,以后的3G终端产品也会要求存储器厂家不断地缩小芯片的封装尺寸。用于无线产品的存储器封装迅速地经历了从塑料无引线芯片载体(PLCC)到纤薄外形(TSOP)后到球栅阵列(BGA)再到堆叠裸片BGA的改变,在不远的将来,唱主角的将会是系统封装(System In Package)技术。
微间距球栅阵列(FBGA)封装已经出现一段时间了,该封装实际上是将电路裸片附在一块衬底印刷线路板(PCB)上,并用连线将裸片上的焊点和衬底PCB上的导线连接起来。该衬底PCB的背面是焊针矩阵,用于焊在系统主PCB上。现今的无线产品封装通常采用0.75毫米或0.8毫米球间距,许多产品同时也提供1.0毫米和1.27毫米间距的系列。在更复杂的应用中,显然有着向更紧凑的0.5毫米间距升级的要求。在未来几年中,随着相关焊接装配问题的解决,更密集的管脚排列会越来越常见(见图2)。
当把SRAM和闪存整合在一个封装时,会进一步减少所占PCB的面积。该“整合”技术通常是将SRAM裸片粘合在FBGA衬底上的闪存裸片上。SRAM和闪存共用地址和数据总线,但电源和控制线(根据需要)分别引出。该组合封装因增加的连接线,面积要稍大一些(通常增加的部分<20%)。因增加了另一个裸片,高度也略有增加。
减小封装尺寸的下一步措施是在一个衬底上叠积几个裸片,该技术称做多芯片模块(MCM)或系统封装(SiP)。下一步很可能是将一个或几个处理器和所需的存储器封装在一个衬底上,这种配置能提供一个独立的存储器总线,从而极大地减小片内总线电容值。减小了的总线电容降低了存储器的访问功耗。外围接口(非存储器)连到SiP衬底上的焊球。该衬底是FBGA封装的一部分,这样与相应的各个单独FBGA封装所占的总面积相比,尺寸有了显著的减小。装配技术的进展和新的裸片堆叠、连接和互连技术的应用,为裸片封装展现了更宽广的前景。这些技术不仅减小了尺寸,还因缩短了互连距离而提升了性能。
无线DRAM产品
对无线应用来说,价格和密度的双重压力正使得性价比高的DRAM更具吸引力。现有的6晶体管SRAM产品的价格,在16Mb容量水平高得令人望而却步,现已开发出新型DRAM产品作为6晶体管SRAM的替代。下一代的无线设计,需要容量高达256Mb的读/写存储器。在这样的密度水平,DRAM技术能提供实用的解决方案。
过去,DRAM技术为保持数据需要不小的刷新电流。标准6晶体管SRAM的待机电流,比相同密度DRAM的要低得多。6晶体管SRAM有着更优异的待机功耗特性,DRAM产品正通过致力于结构特性的改进来降低刷新电流的影响。
一种新兴的DRAM产品是单倍数据速率(SDR)SDRAM,它允许系统控制自刷新。在这些新器件中,通过改变自刷新行为来将待机电流降至最低。其自刷新操作以能否正确保持数据为依据。两个特别令人感兴趣的方法是:部分阵列自刷新(PASR)和温度补偿自刷新(TCSR)。部分阵列自刷新是仅对储存了必需数据的存储区域进行刷新,未刷新的部分会很快陷入混乱,并不应考虑用来储存数据。减少刷新的单元会直接影响刷新功耗。温度补偿自刷新利用了这样一个事实,即为了保持数据完整性,刷新频率需要随工作温度的上升而增加。标准DRAM产品通常每64毫秒就要对整个存储阵列刷新一次,这对极限环境(最高温度)是足够的了,但存储器的访问通常发生在更一般的环境下,温度补偿自刷新允许系统当温度降低时,减少刷新的次数。现有的产品一般都有分别针对四个不同温度范围的刷新操作设置。部分阵列自刷新和温度补偿自刷新现已是低功耗SDR SDRAM产品的标准JEDEC特性。Micron公司的Mobile
SDRAM和亿恒科技公司的Mobile-RAM产品就是采用该低功耗SDRAM新标准实现的产品。
象CellularRAM这样的“伪”SRAM(PSRAM)已被用于低功耗设计。PSRAM器件使用传统的异步SRAM接口,但采用高密度的DRAM存储阵列。这些器件采用了对主系统透明的自刷新机制。通过将读周期时间延长至还能完成一个刷新操作的方法可获得透明的自刷新。对写周期也进行同样的处理。这一刷新时间的加倍,保证了在一个完美的设计中,可对刷新成功地进行安排。这些产品没有早先DRAM的对应版本,它们是专门为低功耗环境设计的。通过将DRAM阵列划分成许多小的区块,来最小化读/写周期的激活电流。
另一个低功耗特性是通过对早先DRAM器件上的第二芯片使能端(CE2)予以重新定义,来使存储器进入深掉电状态。系统可通过新定义的管脚停止芯片内部所有的刷新操作,使PSRAM器件进入只需几个微安待机电流的低功耗态。使PSRAM器件进入深掉电状态将造成数据丢失,该方法只用在能将有用数据另加存放处理的场合。PSRAM器件的进一步改进,或称CellularRAM技术,是在PSRAM器件上集成一个Burst闪存接口。该技术改善了性能,使得CellularRAM器件成为用在手持设计中的Burst闪存器件的理想搭档。通过控制访问的片选信号,CellularRAM和闪存器件可共用同一个控制器。
现有的存储控制器包括了对传统异步SRAM接口的支持,它使得可以很方便地移植PSRAM产品。随着对密度和带宽要求的不断增加,支持高密度、高性能SDRAM产品的需求将会变得日趋强烈。好几家芯片组厂商已着手开发完全支持JEDEC标准低功耗SDRAM接口的存储控制器。在以后的几年中,SDRAM或其它的高速存储器接口,有望取代早先的异步SRAM接口。
无线闪存产品
闪存的角色在过去几年中业已改变,现已有能力储存多个应用和大量数据。嵌入式操作系统、支持多种无线协议的应用、复杂的应用软件和快捷文件系统等上述这些领域对闪存的需求持续增长。现在对闪存阵列的分区,已使得能更容易地进行数据存储。老的器件当进行编程写入和擦除时,是禁止进行读操作的。新产品的分区技术允许当对存储阵列的某些分区进行擦除或写入时,能对另外的分区进行读取。
闪存亦通过改进整合了高速同步接口。新一代基于异或门的闪存器件已包括对突发读模式的支持,它主要面向低功耗应用。这些器件既包括传统的异步读/写操作又支持页和突发模式操作。不同读模式间的转换可通过片内的模式寄存器来完成。
闪存的工作电压已降到1.8伏,在不远的将来有望进一步降至1.5伏。对更高带宽的需求导致要求有更复杂的突发操作接口。Micron公司在其SyncFlash产品中就采用了高速SDRAM接口。SDRAM的工作频率比标准的无线闪存要快约50%。
作者:Cliff Zitlaw
网络和通信部应用工程经理
Micron Technology, Inc.
京公网安备 11011202001138号
