随着人们对网络的依赖日益加深,带宽的要求也越来越高。现在很多的研究机构正在进行40Gbps甚至更高的光纤传输技术研究,尽管已经有实验成功的报道,但离最终走向商业化还有一定距离,要真正大规模的应用还有诸多的技术挑战,本文将就相关的热点技术问题进行讨论。
Nisa Khan, Jim Rue
JDS Uniphase公司
组建下一代光网络的竞争日益激烈。在最近一次现场试验中,美国的电信运营商MCI WorldCom开发了可在单根光纤中传输1Tbps多媒体数据的最新传输设备,将这种竞争又推向一个高点。利用密集型波分复用(DWDM)和时分复用技术(TDM)来满足日益增长的带宽需求的可升级能力是世界范围内光纤器件工业的主要推动力。网络运营商已经认识到,增加单通道的数码率比增加通道数更具有价格优势,对于单根光纤点到点的网络更是如此。在许多系统中,例如要实现640Gbps的带宽,采用64×10Gbps的系统比256×2.5Gbps的系统要廉价,也更合理。所以,直接跨越到40Gbps的通道传输率是器件工业的重要目标。
在不到十年的时间,TDM的速率从45Mbps发展到10Gbps,系统销售商现在最关心的问题是何时40Gbps系统能够商用化?传输速率的终极速率是多少?对于第一个问题主要决定于什么时候开发出能批量生产的、可靠的高速有源光电器件和电子器件,而传输速率的极限速率则决定于半导体集成芯片的固有特性和光电子技术。
日本的NTT和NEC研究实验室已经成功开发了包括调制器、光电探测器、电子放大器以及复用/解复用器在内的40Gbps高速器件,采用这些器件的传输系统也实现成功演示。然而,商用的40Gbps系统要求器件有更好的性能、可靠性及合理的性价比,这要求研究更优化的技术以适应高成品率的批量生产。
光电器件的发展
很长一段时期以来,InGaAs-InP光电二极管一直是1.3um和1.55um光通信系统中光电探测器(PD)的基础。最常用的PD是p-I-n(PIN)和雪崩二极管(APD),两者都是通过吸收光能产生电流。
通信中应用的高速光电探测器的基本要求是宽带宽和高效率,对于高速率系统而言,高效率这一点尤为重要。因此,现在很多研究都致力于提高40Gbps及以上传输系统PD的效率。
世界上许多企业和大学的研发小组声称研制成功带宽超过50GHz(对于40Gbps的传输系统来说足够的带宽)的PIN探测器。主要的研究机构包括德国柏林的Heinrich-hertz研究所,瑞士苏黎世的ETH。然而传统的面照射式(Surface-illuminated)光电二极管(SIPD)受到理论带宽-效率特性的限制(远低于40GHz),现在正在研制的侧面照射式(Edge-illuminated)和共振腔体器件能够克服这种限制。
侧面照射式波导光电二极管(WGPD)设计是当前研究的重点。研究人员已报道在1.55um波段高至100GHz的带宽,效率达到50%。美国加利福尼亚大学已成功开发出了0.83um,带宽为172GHz,效率为4%的行波型光电二极管(TWPD)。至今为止,带宽最宽的PIN-PD是SIPD型(由NTT设计),采用单行载流子(UTC)PD结构,工作频率达到220GHz。
相比之下,由美国德克萨斯大学研制的共振腔结构的低增益APD最大带宽是30GHz左右,虽然共振腔的结构设计可以与SIPD结合以得到高效率,但其工作波段窄,不适合用于DWDM系统。
相关的大多数报道仅局限于研究或开发试验阶段,并没有通过批量生产时所要求的可靠性等指标测试,尤其是关于封装方面的要求。
除了以上的这些问题,今天市场销售的许多光电探测器和接收器的样品还难以实现40Gbps系统销售商要求的一系列复杂规范。相比之下,10Gbps的PD和接收器前端模块技术水平已达到商用化。
新的考虑
如果要实现40Gbps探测器和接收机的商业批量化生产,高速光电器件工业还需解决许多制造及封装技术方面的困难。如果采用传统的SIPD结构来获得理想的带宽,必须突破诸如RC常数(电阻×电容)和传输时间对工作频率的限制,使频率扩展到远高于当前的最大工作频率。在SIPD结构中,这些带宽限制因素还存在内部的相互制约作用,带宽-效率特性的相互制约作用使得这种关系变得更加复杂。
虽然WGPD和TWPD克服了这些限制,但这类器件当前制造工艺的局限性和封装技术制约了高探测器效率和优良的微波性能的实现。设计时综合考虑所有SIPD及非SIPD结构的各种限制因素,SIPD模块在40Gbps的整体性能会更好。
要实现更高传输速率,波导和行波波导器件对光电探测器是必不可少的。制造商要成功推出40Gbps的器件,无论是采用SIPD结构还是别的结构,高效器件都需要采用刻蚀台(etched mesa)设计而不是平板波导设计(现有的10Gbps器件中常用)。因为要达到40Gbps的速度,有源区面积必须减小以降低器件容抗或对泵浦型(lump type)或行波型光电二极管形成适当的波导。
为保证台式晶体管器件(mesa device)的可靠性,很有必要采用合适的绝缘材料(最常用的是聚酰亚胺)进行平板化处理。40Gbps芯片制造最具挑战性的问题是小器件的再生产性和台式晶体管平面化的介电处理以及电极、焊盘的放置等。
光电器件的封装
在开发40Gbps光电探测器和接收模块时,还有一些与微波设计和封装有关的重要问题需要关注。例如,与用于卫星和无线的微波器件相比,光通信器件必须具备超带宽,实际上包括从直流到最大工作频率之间的所有频谱。这种要求对紧随接收机前端的高速光电探测器的互阻抗放大器(TIA)尤其严格。
在40Gbps系统中,将PD芯片同TIA和其它电子元件互连在一起,确保合适的阻抗与外部系统匹配比10Gbps更困难。其根本原因是40GHz微波段的波长只有2mm,这意味着互连元件应比这个尺寸更小。因此,连接PD芯片的连线也必须最小化并精确控制以减少不必要的寄生电感。这种寄生电感能导致高频幅值与相位谐振峰。
混合微电子模块利用微波传送带或共面波导之类的平面传输线控制阻抗。虽然电极的设计已相当成功,在频率超过40GHz时,对减小电介质、导体和辐射损耗也应给与特别关注。这可以通过将传输线尺寸控制在容限范围内来实现。模块中面传输线和同轴连接器之间的物理接口也很关键。传输结构的突变可导致高局部场强和电磁辐射损耗。40Gbps器件接口还必须有非常准确的机械校直(alignment)。
图1所示为10Gbps光电接收机前端模块外壳封装,具有50欧姆的输出阻抗连接头。最初,类似的方法会用于40Gbps,在减小的电极面积上采用更精确的机械校直。通过适当的设计以及采用电阻和电容等无源器件实现的匹配和偏置网络来满足高频微波设计的其它一些高要求。
对模块外壳而言,其典型的金属结构封装混合电路也影响器件的微波性能。为了确保内部电路屏蔽,防止产生不必要的辐射以及从外壳内壁的反射,要求建立精确的三维电磁模型。显然,要在当前平台开发基于将来运行在40Gbps或以上的接收探测器模块,微波封装是关键问题。
面对40GbpsPD模块要求的光机装配还面临其它的挑战,由于器件的活性区直径(典型的小于10um)很小,光纤与PD芯片的校直就非常困难,光纤末端集成透镜或外校直方案都要求光尽可能聚焦到PD模块,这样的考虑提高了40Gbps的失配容限要求,而对于10Gbps组件,裸单模光纤和PD芯片直接耦合就足以满足要求。
高可靠的器件
40Gbps光电器件的可靠性问题大多数都与芯片的小型化、电子元件和连接区域相关。虽然激光器和光调制器制造商们已经生产出某类40GbpsPD所需的更小芯片和带光纤抽头的模块,但他们采用的生产技术与探测器生产所采用的并不一样。
因为40GbpsPD芯片的活性面积越小,光纤校直的稳定性与温度及产品寿命的关系就更是一个重要问题。活性区面积越小,校直工艺限制越严,也就是对光纤位置的偏移要求更苛刻。采用高稳定材料安装确保光纤与PD安全,是达到商用模块严格的可靠性要求所必须的措施。为满足超宽带微波性能要求,模块级的高成品率要求精确控制丝焊长度和器件校直。安装电子元件的机械部件也要有严格的物理公差。
为了满足微波设计和封装的要求,有必要开发适合40Gbps的射频集成器件。除了带宽和效率的要求外,光电探测器的其它重要参数还有群时延,光输入功率过载,输出饱和电流限制等。简言之,40Gbps及更高速率的光电探测器及接收器的开发决定于多方面因素,包括为满足系统供应商要求的优化设计。全世界范围的研究人员、工程师都在向以上提到的技术问题挑战。当然,除了光电探测器技术外,还有很多关于高速射频器件和数字电路的设计困难。随着速率的不断提高,系统设计师希望能尽可能减少射频和数字高速电路模块及互联,其中之一就是消除高速PD后的TIA。随着光放大器和高输入功率PD的发展,这样的想法似乎可以实现。
一些新颖系统采用光放大器做接收器前置放大,减轻了对前置电子放大器的要求。在这种系统中,PD器件必须具有大的饱和电流和优良的带宽-效率特性,与传统的器件相比,这些器件的设计指标要求更高,在设计时必须花费很大的精力进行优化设计。为实现这些指标要求和解决低饱和电流的PD器件的问题,开发人员一直都在研究带有波导结构(诸如WGPD及TWPD)的探测器。这些结构适当组合可实现高达160Gbps的速率及理想的探测器功效。
让设想成为现实
其它的一些重要的研究主要集中在倒装芯片焊接、微波电路与光器件的集成、以及能简化光纤校直的绝热无源波导楔形接头,图2所示为这样一个集成高速光电探测器的例子。而对于160Gbps的接收和发送器需要更高的集成度,有必要将毫米波IC器件集成在一起以减少当前所用到的各种子模块间的连接。当这些工艺实现后,相应地也可以应用到40Gbps的发射和接收模块中。
对于接受机部分,具有探测、放大、时钟及数据信号恢复和解复用功能的高集成度模块将非常有吸引力。高集成度将减少微波连接器、电缆和适配器产生的损耗,降低系统设计的复杂性。然而,由于这些技术还有待于进一步的开发,真正的商用化还有待时日。
京公网安备 11011202001138号
