约束驱动物理设计加速IC融合

2006年08月09日

随着设计师开始采用65纳米及以下工艺,性能主导的设计约束与成品率主导的制造性约束开始融合,这就对集成电路(IC)物理设计的新方法提出了更高的要求。

在这些几何规格下,更为复杂的制造性影响极大地冲击了工程师调整物理设计以实现最佳性能和成品率的方式。除了强调惯有的速度和性能考虑外,高级物理设计要求采用的架构化方法用来强调成品的质量、将范围广泛的约束性因素更有效地融合,以及设计师对物理设计过程本身大幅提高的控制性。

对更大型设计品更快地布线是不够的,设计融合所指的远不止是面积、时序和功率。设计师需要具备更有效率地进行对布线进行分析的能力,并提高每一个物理设计的性能和成品率。

随着电子产业不断朝更为高级的制造技术发展,半导体公司面临着不断缩短的产品生命周期,以及对高性能的越来越高的需求。对于工程师来说,每次设计和制造能力上的进化都会给每个开发阶段带来更大的挑战,也表示更需要在越来越多的产生于开发周期各个阶段的分歧约束条件上达到闭合。

随着工程师团队将设计流程从高级别的详图逻辑设计发展到物理设计中的平面布局与布线,他们必须紧密合作,确保物理设计的设计性能、功能性和制造性的目标紧凑性。因此,物理设计与验证必须在设计流程中流畅进行,有效提供详细的结果,确保在紧凑的产品开发进度中做出高质量成果。

此外,随着设计向65纳米及更高级别的纳米技术发展,设计师发现即便是为90纳米设计开发的电子设计自动化(EDA)工具,也无法满足这些高级技术的相关需求。因此在这些新的几何级别下,设备性能缺乏精确分析,这就不可避免地迫使设计团队折中或让步,以确保制造性。

越来越高的复杂性

在65纳米级别下,流程设计规则变得极为复杂,很少有布线器能够支持这些大型的、迅速进化的规则集合。除这些不足外,更高级的纳米IC设计布线器更需要为满足DFx(可制造性设计、成品率、可靠性等)迅速增多的要求提供功能支持。

甚至物理设计过程本身也在变化。过去,工程师可能会满足于将他们的LEF/DEF文件输入到商用的、批量处理的布线器,然后期待第二天看到完整的版图设计。如果布线后模拟显示做出来的版图存在时序问题,版图工程师需要将其拆开,将设计品的整片地方替换,仅仅是为了修复一两个小问题。

为满足新出现的DFx需求,设计师需要有更灵活的物理设计能力。在设计初期,设计团队需要快速、精确的结果,确保一个特定的设计方案有效,或者证明需要一套新的方法。随后,在详细地布线时,他们需要有专门的布线能力,适应重要的功能元素,例如匹配和屏蔽的net。

与此同时,工程师需要有交互的分析能力,帮助他们全面了解各种问题的本性。同样重要的是,他们需要有对单个网络甚至其形状进行诊断修改的能力,而无需触动毗邻的元器件,尽量减少对设计的整个部件的影响。此类物理设计能力的提高对于更高纳米级别IC设计是尤为重要的,逻辑设计、版图专家和制造工程师需要紧密合作,不断进行改良,克服经常出现冲突的约束性因素和目标,实现最优设计方案的融合。

持续精炼法

在传统的“瀑布式”设计流程中,工程师会在很少或者没有与下行阶段进行沟通的情况下,为各个阶段添加设计细节,所关心的仅是满足基础的面积和时序目标。在签收后,设计品将转向制造阶段,工程师可安全地调整几何数据,解决适度的制造性影响,自信地认为这些修改最多只会带来一些很轻的影响,对IC性能的影响可以忽略不计。但随着设计转向更精密的几何规格,对功率的考虑开始影响该流程,设计团队发现初期的功率要求将非常依赖于后期的物理设计阶段。

随着向更高的纳米技术进化,这样的趋势不断发展,这就带来了下一个不可避免的步骤,关注的焦点开始转移到最后的开发阶段。如今,下行制造性影响将对设计性能和功能性造成极大的冲击。

一些制造性影响如光刻法糟糕的电路印刷性,以及化学机械抛光(CMP)导致的厚度变化,都会因为变化太多而直接影响时序。在更为基础的层面上,设计规则组合会变得极为复杂,以至于硅制造厂不得不将传统的规则要求与可选的推荐规则相结合,帮助半导体公司进一步提高成品率。

对IC团队来说,设计与制造性要求的复杂组合需要更具协作性的、对等的设计方法,设计不仅仅是以性能要求为导向,而是通过一个持续精炼的过程进化而来,在设计和制造性约束之间取得平衡。从合成到布局规划到详细地布线,在每个开发阶段,这种新方法都需要在决策过程中具备一定程度的制造性知识。出于提高成品率而进行的必要的设计调整,也必须对关键电路的性能要求有全面的了解。

约束驱动的物理设计

过去复杂的设计品要达到这种程度的持续精炼,会受到物理设计工具适应性不足的限制,团队成员间约束性沟通的糟糕方法也造成了限制。而通过新兴的物理设计方法,IC团队成员将特定的设计和制造性约束置入到设计数据之中。

设计工具读取了这些约束,确保自动化设计步骤仍以设计意图和制造性需求为导向。这些新兴设计能力的根本在于标准化数据模型和调用方法,例如OpenAccess模型所提供的将数据在不同工具间有效移动的统一性需求,缓和了过去只能针对特定工具的数据转换脚本带来的瓶颈。

图1 使用业界标准数据模型如OpenAccess,新兴的IC开发策略试图通过平衡产生自设计和制造过程的越来越多的限制因素,达成更高级纳米设计的闭合。

在开发复杂设备如微处理器时,设计师在设计层级的模块精炼层面同时作业,使用对约束性十分敏感的工具确保每个模块设计能够同时进行。在这里,逻辑设计师添加了约束因素,相信版图工程师能够在物理版图中实现他们的设计意图。

不过使用这种方法,逻辑设计师不需要等待版图工程师很早就明白他们设计品的可制造性。使用这种新方法,设计师可以令工具完成约束驱动的物理设计,只要用代表逻辑设计师最重要的考虑因素的关键性约束,就可以令工具产生作用。

随后,更详细的约束的添加帮助版图工程师完成在设计和制造约束方面都经过优化的设计品。与此同时,详细的3D空间模型呈现了重要电路架构的指定“光晕”内所有的邻近结构,为硅性能的可靠预测提供了必要的精确性。

图2 与传统的2D分析法不同,更高级纳米设计分析需要考虑每个电路的3D环境,将芯片电子环境的通路视为一个“管道”,因为电路在芯片内纵横交错,因此会受到周围结构加宽的3D光晕的影响。

不管版图设计师是交互性地使用设计工具辅助工作,还是让工具自动完成设计,每个板型会根据那些规则和约束被准确地布线。使用这种方法,物理设计方案实际上是一种“生成即保证正确”的方法,因为每个物理设计决定都是在参照与每个结构相关的设计规则和约束的情况下进行的。不过,如果他们的经验告诉他们,要实现设计或制造目标,某些违例是必须的,那么设计师也可以不考虑这些指导方针。

基础变革

目前这种新的约束驱动设计方法已经应用于65纳米流片,为基于性能或特定结构而进行物理设计调整提供了所需的灵活性。这种能力对于为实现高速互联而采用的多金属层高级工艺的设计优化是至关重要的。逻辑设计师可以为关键电路标注,使其在专为高性能互联准备的板层上进行自动布线,省去了手动预布线的工序,在过去为复杂的微处理器设计准备的这道工序通常需要好几个月时间才能完成。