ΣΔ体系结构中DSP设计方面的考虑

ΣΔ体系结构的ADC以其低廉的成本成为中低速高精度数据采集系统的首选解决方案而倍受业界的推崇,实现时DSP的处理是保证该ADC性能的关键,了解DSP设计时应考虑些什么有助于您的产品设计达到最佳。

• 体系结构过采样模数转换技术产生的背景
  

• ΣΔ的新解决方案的诞生为我们带来了些什么?
  

作者:刘康

体系结构过采样模数转换技术产生的背景

近期来源于音频领域的不断提高的市场需求,要求生产厂商能够为最终用户提供16位品质的声音效果,这就要求在设备的前端必须实现高精度的AD转换,只有这样才能使高品质信号的再生成为可能。对于16位AD转换而言,设计者必须能够实现一个高信噪比(S/N),高动态范围的系统级方案。一般而言AD转换器的信噪比(S/N)及相应的动态范围可以由式( 1 ),( 2 )来表示:

信噪比:

SNR = 20Log|Vin(max)/Vnoise| = 6.02N + 1.76( 1 )

这里N为所实现AD转换器的分辨率

动态范围:

N =SNR-1.76/6.02( 2 )

设想一个16Bit的AD转换器,在理想情况下要求系统有一个98.08dB的SNR!,这个指标不仅对您,对于任何设计者而言都将是难以逾越的。一般来说会将该AD转换器的积分非线形(INL)和差分非线性(DNL)限制在±1LSB以内,这样如果您的产品又属于低电压,低功耗的范畴(好象现在这似乎是基本要求),我们假设标准工作电压是3.3V,那么0.7V - 2.1V模拟信号输入摆幅对您而言是必须的,可以想象在如此小的输入信号幅度内,一个LSB会到达怎样一个数量级呢?

1 LSB =Vin(max)/2^N =1.7V/2¹⁶ = 21.36uV( 3 )

从传统的AD转换体系结构而言,无论是逐次逼近型ADC、积分型ADC、还是子区型(Subranging)或是闪速并列型ADC, 要得到这样一个DNL,INL的设计指标是有相当难度的。这主要源于目前IC生产工艺还难以将阻容等器件的相对精度处理到一个令人满意的程度,因此电路设计者还必须通过相应的版图技术来尽量缩小器件间的不一致性,这无疑增加了后端设计的工作量。

ΣΔ的新解决方案的诞生为我们带来了些什么?

为实现高精度AD转换,作为设计者关键要将以下两个方面的问题处理好,这两个因素严重影响着数据采集系统的性能指标。

1.模拟信号量化时所输入的量化噪声水平

2.模拟输入信号的带限问题。

因为量化噪声是一个随机变量,它的功率谱在从0Hz到奈奎斯特频率范围内均一分布的,可以发现如果通过提高系统的采样频率,那么噪声的功率谱将在一个更为广阔的频率范围内分布,源于面积守恒这一原则,这一措施必将提高系统在所感兴趣频带内的信噪比(SNR)。显而易见的结论是:

对于给定的采样频率fs,理论上处于1／2fs带宽内的RMS噪声为,那么N Bit ADC的SNR可以表示为 :

SNR = 6.02N + 1.76dB + 10log10(fs/2fa )( 4 )

其中fs为采样频率, fa为模拟信号带限。采样频率频率每提高一倍,SNR将提高3dB,或者说ENOB将增加1/2位。

图1 过采样对量化噪声的影响

上图中fa为输入信号带宽,它可以通过前端防混迭滤波器来获得(这在后面将要说明),fs为奈奎斯特频率 - 采样频率的1/2。

现在来说明上面第二点问题,即模拟输入信号的带限,在ADC体系结构中,对一个带限不足的模拟信号采样,离散后信号的频谱混迭将是无法避免的,这是严重影响ADC性能的第二点因素,它长期困扰传统高精度ADC体系结构设计,为提高ADC的精度,也许设计者的最终幻想就是获得一个理想低通的频域特性的前端防混迭滤波器,

但是在具体电路实现时,您要获得这样一个理想"陡峭"的频域特性是不可能的,为解决这一课题,长期以来设计人员尝试了多种方法,最为显而易见的就是利用多级模拟有源滤波器来实现,该方法曾大量在实际设计中使用,可是以下几点致命问题至今无法克服:

1.有源滤波器中电感,电容,电阻等分立器件的大量使用使系统实现集成化近乎不可能。加之实现时精度较差,频谱特性与理论设计吻合度不好。

2.实际应用中,信号带域的上限和ADC的奈奎斯特频率有可能非常接近,这就要求前端防混迭滤波器必须具有一个足够"陡峭"的频域特性,针对这一要求,这个滤波器必须装配在高阶状态,为迎合这一需求,设计人员大量采用高阶开关电容滤波器来满足防混迭滤波器"陡峭"的频域特性的要求。随着滤波器阶数的上升,就会导致滤波器中大量有源运放的级联使用,实际运放的非理想特性因素对最终实现的滤波精度有着极其重要的影响。这就导致由于传统AD体系结构的局限性,要实现16 Bit 以上高精度的ADC,产品很难取得良好的性价比。

我们知道对位于滤波器同一不敏感频率范围内的信号和噪声而言,任何系统都是无法分辨的,这就象计算机软件中的病毒和程序无法分辨一样,对设计者而言,怎样最大限度的减少自己所设计系统要处理信号带域内的噪声(设计者感兴趣的频带范围)是所有一切的决定因素,而过采样, ΣΔ调制和DSP技术就是解决这一问题的三个重要步骤。

1. 过采样

根据上文的分析, 过采样可以将量化噪声功率谱拉至奈奎斯特频率处,在过采样下, 奈奎斯特频率将远远大于信号带域,这样做无疑等同于将信号带域内的量化噪声幅度拉窄,所以只要过采样比提高到一定的程度,就可以将量化噪声降低到一个容许(16 Bit ADC精度)的范围。

2.调制

在很多资料上更多的把这种技术成为噪声成形技术,为什么这样说呢?人们试图从电路实现上找到这样一种实现方法,就是说尽可能的把信号和噪声置于两个相对较远的完全不同的频带上,只有将信号和噪声从频域上完全分隔开来,才能充分发挥离散或连续LSI滤波器频率提取的优势,对噪声进行有效的抑制?调制技术就是为了迎合这一需要而诞生的,可以这样形象的理解为:该技术是一种噪声频谱成形技术,它的电路装配可以将被调制信号(模拟输入信号)在自己的输出侧频谱特性中,信号带域内的噪声(可能来源于电路自身的热噪声)压制到一个相当小的水平。而电路自身结构所产生的调制噪声被"推到"一个远离信号带域,更高的频率范围内,而这一频段正是后端数字滤波器可以发挥其强大作用的地方。

f0 : 模拟输入信号频率上限, fs/2 : 过采样下奈奎斯特频率,这里该频率远远大于信号带限f0,调制噪声大量分布在f0 < fnoise < fs/2 之间的频段内。图中阴影部分为残留的信号带域内噪声。它应该为量化噪声,混迭噪声,电路自身热噪声三者之和。

图2 ΣΔ调制器是输出信号频谱

的使用

现在综合上面两点内容,在结合这第三点说明这三项技术是怎样有机的结合在一起来完成系统要求的,下面是系统框图:

图3 将抽取器用作离散信号处理器的框图

由框图看到在过采样的后级配合以数字信号处理器,在这里问题的核心关键是,以DSP为基础的数字滤波器应为您解决怎样的难题,设计者应给它订出什么样的任务呢,归纳起来主要有以下三点:

1.它的首要任务时将带域外的调制噪声,抑制到一个相当小的程度

2.其次是对奈奎斯特频带内的混迭噪声作有效的抑制。

3.最后它必须有效的缓解系统对前端防混叠滤波器严格的设计要求,就是说即使前端防混迭滤波器的频率特性不能对模拟输入信号实现很好的限带,也能够由后端的数字滤波器加以完善的弥补。

如果解决好以上三点,就为实现高精度数据转换打下坚实的基础。

一般来讲,要使量化后的信号不发生混迭效应,理想的情况应该是,采样频率1/T和防混迭滤波器通带频率之比在10到几百这样一个范围,只有这样才能保证前置防混迭滤波器对模拟输入信号的带限作用。不幸的是由于工艺的限制,再加之电路起来速度和复杂性等方面的原因,实现这样大的过采样比是相当困难的。有两种设计方法可以解决这个问题,现在从这两种思路出发来深入探讨。1.一种方法是在

图4 低通防混叠滤波器

前端防混迭滤波器之后设置离散时间滤波器,在这种情况下,由严格的奈奎斯特(采样定理)判据而来的对原始连续时间模拟输入信号的带限要求就相对放宽了.如下图所示: (这里的离散时间滤波器是由一个带通或低通滤波器组成的)。

上图所示,该滤波器的频率响应呈现为一个低通特性,它的截止频率f1 << fs,前端连续时间防混迭滤波器(AAF)有一个截止频率fs -f1>> f1,这个高截止频率的防混 t滤波器会使输入信号在频段fs/2到fs-f1的部分折返(混迭)回频段f1到fs/2,幸运的是紧跟后端的离散时间滤波器把这部分频谱混迭成份作了足够的衰减,使混迭在最终的系统输出中只能造成极小的失真。由于1 << fs,对防混迭滤波器的止带和过渡带的设计要求被大大放松了,几乎可以等于奈奎斯特的两倍,可以看出这一想法确实缓解了防混迭滤波器的设计难度。但是我们回过头来看,首先系统不是工作在过采样方式下,信号带域内的量化噪声会很不理想,其次这种设计无法满足上文提出的第一点要求,也就是:对带域外的调制噪声衰减程度不够。

2.现在回到最终的实现方法上,如前图所示的结构,前端防混迭滤波器之后是过采样级,再后面是一个用抽取技术实现的(这在后面将有说明)相对简单的低通离散时间予滤波器,它操作在奈奎斯特的上百倍下,这之后再装配一个最终抑制混迭噪声数字滤波器,频率特性如下图所示:

图5 低通防混叠滤波器、抽取滤波器、离散时间滤波器三者各自的频谱特性

在这种情况下,防混迭滤波器的截止频率被设计在Dfs-f1,这里D是抽取滤波器的抽取率,也就是抽取滤波器的采样频率和最终数字滤波器的采样频率之比。

您可以注意到防混迭滤波器的截止频率几乎是奈奎斯特频率的2D倍甚至更高,这极大的简化了防混迭滤波器的设计,以至于模拟信号量化前的信号调理部分的带限就可以满足这一频率要求,而无需设计者单独的去设计一个前端防混迭滤波器而同时抽取滤波器有一个较高的截止频率fs-f1,作为防混迭滤波器和抽取滤波器的效果而言,您可能意识到虽然在频段f1到Dfs-f1之间由于防混迭滤波器衰减不足而引入一个频谱混迭,而巧妙的是抽取滤波器却在这一频段上有一个大的衰减,更为让设计者喜悦的是:调制体系结构所产生的调制噪声又正好位于这一频段,抽取滤波器对它的有效衰减必将对最终的高品质信号量化有更为重大的意义。再仔细分析抽取滤波器可以发现对混迭的衰减有限频段只是在fs-f1到Dfs-f1之间,f1到fs-f1的频端内还会有混迭噪声存在,原因将会在抽取滤波器设计中说明,这一部分噪声就是在抽取之后设置常规数字滤波器的原因。

DSP系统级设计方面的最终考虑

那么体系中数字滤波器设计方面的考虑到底包括了些什么?

主要可以归纳为以下两点:

首先,靠前的抽取滤波器应该对信号带域的调制噪声提供至少60dB以上的衰减量,随着频率提高,这个衰减量会更大,虽然这个衰减量对于16bit精度而言是不足的,但是前置防混迭滤波器多少还会提供20-30dB的衰减量,这样带域外80-90dB的充分衰减量是可以满足要求的.

其次,后端数字滤波器应该对抽取滤波器残留在相应频段内的混迭噪声加以抑制,同时这个滤波器也应该由两级组成,这两级抽取滤波器的截至频率设计选取时应考虑到后一级应尽可能的抵消前一级滤波器对采样信号抽取时所带来的负面影响(即抽取时引入的混迭噪声).

可以肯定设计中在整个体系结构中的DSP的至少存在着两级数字滤波器,一个是过采样级(调制)之后的抽取滤波器,一个是后端的为抵消抽取负面影响的纯数字滤波器,它们之间的关系我们已在前面说明,为使带域内噪声到达一个理想的程度,仅靠一级数字滤波器是不可能的,从原理上分析,系统信号图中每一个滤波器都表现出一个独特的频谱成形特性,它们之间是紧密耦合不可分隔的,在进行数字滤波的同时,还要完成一个从过采样率到奎斯特采样率一个重要的降采样率的任务,为使带域内噪声得到较好的优化,这一任务决不应该分担在某一级抽取滤波器上完成,滤波器之间的紧耦合决定它们有自己独特的止带截止频率在完成噪声衰减的同时再最大限度的抵消前一级的负面影响,设计时您可以从以下两个角度来考虑问题:

1.从信号流的开始到结束,怎样合理的分配各级滤波器的降采样率(即确定各级滤波器的抽取率)

2. 在抽取滤波器的设计实现上,怎样选择一种结构和相应结构下的一组滤波器系数来满足系统设计要求

关于抽取滤波器的设计,它涉及滤波器系数的计算与敏感度分析,DSP架构的确定与实际电路装配等诸多方面的问题.陷于本文篇幅有限,在这里不可能对此作更为详细的介绍.这里只给您在音频数据采集时, ΣΔ体系中数字滤波器一种可能的配置方式.