随着下一代无线收发器和数字通信芯片的几何尺寸日益缩小,IC制造商越来越难以维持合理的片上ESD保护等级。而片上ESD保护力度的减少反过来又意味着系统设计师必须更加清醒地认识到,只有选择正确的保护元件并遵循基本设计规则才能在其设计中建立起应有的ESD保护,从而最大程度地提高成品率。
在追求更快和更多功能的大环境下,片上ESD保护大多因为要达到更高芯片性能而成了迫不得已的牺牲品。据ESD协会估计,未来的集成电路可能将无法承受目前片上ESD保护的电压水平(2kV)。事实上已有人提议将片上ESD的目标承受水平降低一半以上。如果降低了片上保护的标准,那么从系统级来说,芯片就会对电缆放电(CDE)和人体静电放电(ESD)等瞬态现象更加敏感。于是,随着当前和今后集成电路ESD敏感性的增加,就更有必要采用更加强健的片外瞬态电压抑制措施来保护系统。
ESD现象可采用多种模型进行模拟,而许多人在谈及芯片级模型与标准和系统级模型与标准时,往往会产生混淆。根据MIL-STD 883标准的 Method 3015 (ANSI/ESD STM5.1)规定,芯片级ESD测试是让最低2kV的放电电压通过一个1500 Ohm的电阻进入被测器件。在此阻值下,该模型产生的电流接近1.33A。正如我们前面所说,已有人提议降低放电电压至1000V,甚至在今后降至500V以下。而就当前的ESD控制方式和亚微米IC的制造要求来看,这样的水平或许也是合理的。
然而在系统级,电子设备则面临更恶劣的ESD条件。今天国际公认的系统级ESD标准是IEC 61000-4-2。制造商广泛采用该标准模拟人体接触所产生的ESD。它不但对保证产品可靠性十分重要,而且通常产品要想进入国际市场就必须达到该标准。IEC 61000-4-2又将ESD放电电压细分为4个危害等级,分别是通过330 Ohm 电阻释放2kV、 4kV、 6kV和8kV电压。如今的电子系统大都要求至少可抵抗3级或4级ESD电压。以第4级为例,最大ESD电流可达30A(见表1),是芯片级ESD电流的20多倍。如果按前面所提新的片上ESD保护标准算,很明显,下一代集成电路上哪怕只出现一次放电,都会面临灾难性损坏的风险。
与其他过压现象相比,静电放电是一种非常快的瞬态脉冲。IEC 61000-4-2将其上升时间定为700ps到1ns,脉冲持续时间为60ns(见图1)。这也解释了为什么普通ESD现象在进行板卡级抗ESD设计时会成为难题。
保护电子设备不被损坏,这项使命从来都不简单。由于钳位电压低而且响应时间短,瞬态电压抑制(TVS)二极管长期以来一直被用于保护系统免受ESD损坏。当然,市场上还有其他类型的ESD抑制器件,但这种器件若选择不慎,可能会让设计人员对自己的产品产生错误的安全感。采用的ESD器件满足IEC 61000-4-2标准并不能保证系统一定可以通过ESD测试。评价一个TVS器件在系统中表现如何的最佳方法是看其钳位电压。所谓钳位电压,就是当出现ESD现象时器件两端维持的电压。因此,这也是当时被保护IC所承受的电压。钳位电压过高会导致被保护器件承受的电压过高,从而增大故障概率。而TVS二极管则以其优秀的低钳位电压特性成为敏感电子产品保护领域的主要技术。如果使用得当,它可以将被保护器件两端的电压限制在稍高于该器件的工作电压、并远低于器件损坏电压的水平。
图1 根据IEC 61000-4-2标准得到的ESD电流波形
保护元件的钳位性能通常用一幅绘有元件钳位电压与ESD电压关系的图来表示。但不同制造商生产的TVS器件在钳位响应上可能差异巨大,因此器件的选择就变得更加复杂。介于此,设计师在选择器件时应坚持要求厂商提供数据手册,手册中除说明器件符合IEC 61000-4-2标准外还应提供更多其他信息。一款品质优良的ESD保护器件,其数据手册中应包含该器件的钳位性能图,否则设计人员就不应考虑采用。
从TVS器件的角度说,有一点很明确——钳位电压越低越好。事实上,保护器件的钳位电压越低,系统就越有可能一次性通过检测实验室的抗ESD测试。尽管不能保证万无一失,但通过合理布线和选用低钳位电压的TVS,可以最大程度地强化系统的抗ESD能力。
在选择保护器件的钳位电压时,还必须考虑被保护器件的工作电压。目的是在输入电压刚刚高于电路正常工作电压时,保护器件就能导通。针对5V系统的传统P-N结保护器件早已出现,但随着系统工作电压降至5V以下,低电压保护器件的需求就凸显出来。Semtech公司开发了一种专有低电压工艺,采用该工艺的ESD保护器件能工作在2.8V 和3.3V,泄漏电流小,过负荷能力强。
表1:IEC 61000-4-2测试等级
设计ESD保护方案时,在电路板布线和元器件选择方面还应注意以下问题:
1. TVS器件应尽可能接近系统的接口连接器。由于ESD脉冲上升时间很短,因此我们显然不希望它耦合到附近的走线上去。而将TVS器件尽可能靠近接口端口放置就可以限制PCB入口点的能量,从而削弱ESD现象引发的二次辐射效应。
2. 尽可能缩短TVS器件到被保护I/O线之间的走线长度,以此减小寄生电感效应(V = L*di/dt)。假设ESD的上升时间为1ns,那么一个30A的脉冲(IEC 61000-4-2标准第4级)加在一个1nH的走线寄生串联电感上可以将器件的钳位电压提高30V!
3. 如果可能,TVS器件的接地脚应直接连接到电路板的地平面。如需过孔连接,则应同时采用多个过孔连接。
4. 当电路板承载的是高速数字信号时,TVS器件的电容特性就显得重要起来。为保持信号完整性,应在不牺牲钳位性能的前提下选择容值最小的保护器件。例如,Semtech 的RClamp0524P电容只有0.5pF,因而对高速接口几乎没有影响。
5. 如果可以,在高速走线上应采用流过型封装(flow through package),因为这样就能直接将保护器件放在PCB的差分走线对上,使走线不必分支,也不必弯曲,从而保持信号完整性。图2给出了一个实现流过性封装的例子。
6. 尽可能缩短走线长度,因为如果信号走线过长,就会象天线一样从ESD耦合噪声。
图2 采用流过性封装的RClamp0524P HDMI保护器件
半导体发展的趋势是体积日益缩小,片上ESD保护日益减少,这就要求设计师在系统设计时更多地考虑可靠性。尽管集成电路对ESD的灵敏度在增高,但ESD这一物理现象却并没有减弱。所以未来的电子产品需要更强健的片外ESD保护才能提供与目前相当的系统保护性能。选择一款钳位性能优秀的TVS,并采用一些基本布线技术,设计师们就能提高其产品一次性通过ESD检测的几率,并保证产品具备更高的可靠性。
作者:应用技术经理Bill Russell, 产品行销工程师Tim Puls
Semtech公司
京公网安备 11011202001138号
