100nm以下工艺提高参数良率的设计规则

2007年10月12日

良率提升一直是芯片代工企业的沉重负担。良率提升周期可以很清晰地划分为三个阶段:工艺开发、试制生产和批量生产(见图1)。使用符合生产要求的工艺能使设计师高枕无忧,只要他们的设计遵循已定规则就能获得很好的良率。

在100nm以下的工艺技术盛行的今天,代工厂经常发现参数和系统良率问题开始蔓延至批量生产阶段。我们认为由系统和参数错误引起的较低良率不再仅是代工厂的问题。经常发生这些的原因是设计师创建的复杂拓扑在工艺开发过程中没有得到重视或充分的表征。

代工厂正在试图通过更复杂的设计规则和设计指南来解决这种良率下降,这些更复杂的设计规则和设计指南有望捕捉到设计师可能做出的各种聪明的版图选择。这些规则和指南的有效应用需要更复杂的分析工具,但目前市场上还没有相关的工具。由于缺少这种工具,代工厂只能对设计师的选择做出更多的限制(如只允许一个多晶栅极方向,或禁止某种通孔群集),以降低新的良率限制机制带来的影响。这些限制将牺牲一定的面积性能,从而部分地抵消新工艺技术带来的好处。

为了解决这些新的工艺-设计交互问题,急需能够促成制造商和设计师合作的框架。这种框架必须首先提供表征方案以获取工艺与设计良率改善所必需的数据。本文将讨论应对这一挑战的解决之道。

实用有效的参数表征

在100nm以下领域取得实用且有效的工艺参数表征将面临诸多挑战,至少但有以下几个方面:

1. 在测试掩膜上急需更大密度的测试结构以支持精细的模拟测量分辨率。

2. 对裸片内器件参数可变性的测量(不仅包括裸片到裸片、晶圆到晶圆,还包括批次到批次)。

3. 根据更多器件和拓扑结构测量器件参数可变性的。

4. 减少每个测试结构的测试时间。

5. 可扩展至整个工艺寿命期的表征方案。

采用离散测试结构和存储器阵列的传统工艺表征(晶圆探测)方法无法完全满足这些要求(后文将详细说明原因),本文介绍的创新方法将是对离散结构和密集位元(bitcell)阵列的有效补充,可以满足上述挑战。

参数有源矩阵方法

术语参数有源矩阵(PAM)指的是一种电路,有点类似于采用可寻址单元结构的存储器阵列,但不同的是它可以实现存储器阵列无法实现的高分辨率模拟测量。每个PAM单元包含各种测试结构类型和尺寸(图2)。在传统测试芯片中使用的许多相同离散型测试结构可以被集成进PAM平台。因此这种架构既有蜂窝阵列的高密度优势,又能获得离散测试结构的高测量分辨率。

图1:业界通常将工艺开发和良率改善划分为三个阶段。

图2:参数有源矩阵方法可以实现高分辨率的模拟测量。

采用PAM后,可以很方便地设计和组建测试器件环境,并达成各种学习目标,如设计规则优化、器件IV表征、器件失配表征、OPC模型验证等。传统测试结构单元(有时指测试单元组或TEG)要求超大的硅片面积才能实现相同的实验环境。下面介绍参数有ActiveMatrix(源矩阵)方法如何满足上述挑战,并实现有效的参数工艺表征。

更高的参数测试结构密度

离散型测试结构需要占用大量的硅片面积,主要是由于需要单独探测这些结构的焊盘比较大(图3)。随着每一代技术的演进,设计规则的数量呈几何增长,因此所需的测试点数量也几何增加,从而使得继续这种传统方法变得成本高昂。另外,当这种工艺投入生产时还必须监测大量参数。

图3:传统和参数有源矩阵方法对焊盘的要求有很大的差异。

这样就产生了一个很困难的问题,即随着每代技术的演进,可利用的刻线(scribeline)空域非但没有增加,而且还随着刻线宽度从100um缩小到80um乃至如今的50um在逐步减小。故在技术开发和生产划线中,PAM平台极大地降低了测试结构面积要求,因此PAM是一种急需的解决方案。

就130um间距、70um宽的方形焊盘而言,1,000个参数测试结构在采用传统方法时将占用约35平方毫米的面积。在采用PAM平台后,由约20个焊盘组成的单个焊盘框可以容纳1,000多个器件用于完整的模拟测试,占用面积仅为4.3平方毫米左右。通常较小的单元尺寸可以进一步缩小面积。

PAM支持对单元内测试器件的每个端点进行完整的开尔文(强迫/检测)测量。这样,模拟测试分辨率就能与最精确的离散测试结构的分辨率保持一致。事实上,离散结构能支持而PAM不支持的唯一测试类型是那些要求大电流,或高电压过应力或施加电压低于晶圆地的测试。

需要采用谨慎的设计技术以确保PAM平台有较低的漏电水平,并且电路能够适应工艺开发早期阶段经常遇到的工艺参数漂移。可能影响测量精度的阵列电路寄生效应也必须得到正确处理。

图4对离散型测试结构、SRAM/ROM以及有源矩阵平台技术的面积效率和测量分辨率进行了总结比较。SRAM和ROM类型的存储器阵列具有每个测试器件最小的面积。虽然这些电路通常只提供一个通过或失败(也就是二元)标记,但代工厂可以使用它们将由于随机和系统性缺陷导致的功能性故障概率量化到百万分之几的水平。因此,PAM能够满足获取裸片内模拟数量统计数据的需求。

图4:参数分辨率和密度的比较图。

裸片内参数可变性的表征

在同一电路内的两个相同器件会由于尺寸(例如由于蚀刻偏离不同或边缘粗糙)和混合(例如由于掺杂变化)的随机变化而表现相异的行为,这是从集成电路设计开始模拟设计师所无法避免的事实。今天,这种固有的可变性已经成为所有电路设计师最关心的事。在100nm以下尺寸时,裸片内可变性正在成为数字设计良率下降的主要原因,更不用说模拟设计了。这种纯粹的物理效应是无法消除的。裸片之间、晶圆之间以及批量之间的晶体管属性变化表明了与晶圆、批量或时间一致性相关的处理偏差。‘快速’和‘慢速’边界模型的出现意味着设计师不能再忽略这些变化。对于100nm以下的工艺技术,阈值电压、驱动电流、关闭状态电流(还有许多参数)的变化对整个裸片本身来说越来越重要。设计流程需要集成真正的统计方法来解决这些问题。如果工艺良率提升和设计工艺准备精确地解决这个问题,裸片内参数变化必须精确地得到测量。

参数有源矩阵平台可以用来收集必要的数据,以创建参数可变性的统计学模型。相同的面积节省值得更多的设计规则试验,器件拓扑变化也允许对数以百计甚至上千个相同器件样本进行真正的硅片内统计数据测试。对具有生产价值的工艺中固有变化进行表征和建模的需求将进一步加强,将提出用于提高65nm以下工艺技术良率的新规则。

缩短测试时间

随着用于工艺开发和参数良率提升的测试器件数量的显著增加,测试时间在显著延长。目前的PAM平台方法没有解决整体测试时间增加的问题,不过它通过减少每个器件的测试时间而减轻了这个问题。通过一次探头接触测试上千个器件,探头的移动被减少了约100倍,因此与探头移动相关的测试时间被极大地缩短了。然而,仍需要并行测试和其它进一步创新的技术来防止测试时间成为统计工艺表征的严重瓶颈。

平台灵活性和工艺寿命期

为了成为真正的平台,架构必须能够根据代工厂探测测试装置用的标准焊盘框(pad frame)灵活改变。焊盘框外形一般是固定的,因此能够使用单个探测卡(probecard)。PAM平台允许阵列适合普通焊盘框尺寸很重要。例如,如果焊盘框由总共20个在X轴呈单排或双排排列的焊盘组成,那么PAM在X轴上必须有固定的尺寸,但在Y方向可以任意伸展。这种可扩展性是适应不同数量和尺寸的测试单元的关键。

PAM方法在架构内可以提供灵活的单元尺寸。这点很重要,因为PAM平台需要适应各种器件和拓扑。一些器件可能很小,一些可能很大或很复杂。例如,在表征阀值电压可变性时,被测器件要同时包含隔离式和高密晶体管。隔离式晶体管的外形必须远小于高密晶体管阵列的外形。

PAM方法允许在工艺寿命期的所有阶段使用相同的平台架构,开发阶段的表征和生产中的导入阶段最好是使用相同的平台架构。PAM平台的划线通道(scribe lane)提供了与完整划线中相同的高密度测试结构(虽然划线阵列尺寸显然要小得多)。更高的密度允许生产工程师在生产过程中比传统划线模块有效地监视更多的器件和参数。由于每个PAM外形尺寸中使用共同的电路,从一个开发阶段转向另一个开发阶段所观察到的测试结构特征的差异反映了测试结构设计或测试协议中的真实工艺变化。

参数工艺表征方法

代工厂已经对良率提升和工艺表征基础架构进行了大量投资。任何新的表征技术必须允许代工厂充分利用这种已有的投资。PAM平台方法可以使用代工厂现有的参数测试硬件和参数测试探测卡,不需要任何类型的硬件修改。

从整个方法的角度看,代工厂可以在测试刻线(test reticle)上的其它测试结构旁包含PAM电路(或在划线中包含PAM电路),制造测试刻线,对其进行探测,使用现有参数测试仪测量电气参数,并将测量数据馈入现有的良率管理系统(图5)。可以根据良率学习/提升目标建立相应的分析方法。

图5:参数有源矩阵的使用说明图。