单元尺寸最小的65nm嵌入式DRAM样片即将推出

东芝公司将于2004年3月推出采用65nm嵌入式DRAM技术的工程样品。该技术是东芝与索尼公司联合开发的,两家公司在最近的IEEE国际电子器件会议上对该技术作了详细介绍,其中相关的DRAM单元尺寸据称是世界最小,只有0.11平方微米。

这两家公司的32位存储器所采用的65nm工艺被称为CMOS5,它采用带低K值材料的6层金属铜布线。“我们确信我们的嵌入式DRAM技术至少比竞争对手领先二年左右。”东芝公司系统LSI事业部高级CMOS技术二部首席专家Seiji Yamada表示。

东芝与索尼2002年就宣布了应用于65nm工艺的关键技术,包括门宽只有30nm的晶体管、嵌入式DRAM单元和SRAM单元、以及多层布线。今年他们将拿出实际的器件。

随着DRAM单元尺寸的缩小,有效地控制晶体管门限电压变得越来越重要。为了实现高性能的DRAM单元,门限电压应该保持在高水平,并且要稳定。这是靠在晶体管区注入密集离子实现的,但高密度离子的注入同时也会引起存储器电容中电荷的泄漏,从而破坏数据的稳定性。

东芝和索尼联合开发团队采用倾斜注入法解决了这一难题,即以一定的角度向门极注入硼离子,导致注入离子的密度在窄门极的二边都比较高；而宽门极二边的离子密度就比较低。采用这种方法能够稳定门限电压,使它“几乎就是平直的”,东芝公司高级CMOS技术二部的专家Yoshinori Matsubara指出。

该方法对来自存储器电容区的大块离子同样有效,两家公司透露。因此,东芝和索尼开发团队声称即使是小至0.11平方微米的单元都具有足够的门限电压和数据稳定性。

东芝与索尼公司是从2001年4月开始联合开发90nm和65nm工艺技术的。作为第二个开发阶段,65nm工艺技术预计到2004年4月完成。

索尼还没有披露它的65nm嵌入式DRAM制造计划。索尼公司目前正在长崎市安装300mm晶圆生产设备。对于采用CMOS5工艺技术的器件,索尼公司准备在投入市场前先在自己的产品中使用。

作者:原好子