日本东芝公司(Toshiba)与其合作伙伴索尼公司日前表示,将于2004年3月前推出采用65nm工艺制造的嵌入式DRAM样片。
这两家公司在日前举行的IEEE国际电子器件会议(IEDM)上详细描述了65nm工艺技术。据称采用这项技术可生产出单元尺寸为仅为0.11平方微米的嵌入式DRAM。
双方的65nm工艺技术名为CMOS5 ,它采用了6层铜互连和低k值材料。东芝的系统LSI事业部高级CMOS技术二组的首席专家Seiji Yamada说:“我相信,近两年内我们的嵌入式DRAM技术在同行中将保持领先地位。”
东芝和索尼曾在2002年发布了一些关键性的技术,包括30nm晶体管,嵌入式DRAM单元和SRAM单元以及65nm工艺的多层互连。今年他们在此基础上推出了相关产品。
据介绍,在DRAM单元面积缩小的同时,为了保持它的高性能,必须使晶体管的临界电压高而稳定。这就要在晶体管里进行密集离子注入,但这种离子注入会导致内存电容漏电,使得数据容易丢失。
东芝和索尼采用倾斜注入的方法解决了这个问题,所谓倾斜注入就是以一定的角度越过栅极注入硼离子。栅极越窄,两边注入的离子越密。这样就可以使最终得到的临界电压保持平稳,基本不变。
同样,这种方法也能够阻止离子进入内存电容。因此,他们表示,即使DRAM单元尺寸仅0.11平方微米,也能使它保持足够的临界电压和数据保存能力。
据了解,东芝和索尼从2001年4月起合作开发90纳米和65纳米工艺技术。其第二开发阶段--65纳米工艺技术的开发计划将在2004年4月完成。
东芝打算在2004年第一季度推出65纳米eDRAM的样片。但索尼没有透露它的生产计划,它目前在给位于长崎的300毫米晶圆厂安装生产设备。索尼表示,其基于CMOS5技术生产的器件推向市场之前,将首先用于自己的产品中。
京公网安备 11011202001138号
