德国软件供应商Concept Engineering近日推出一种可定制的工具,目的是帮助采用IP进行系统级芯片设计的工程师降低除错的复杂度并便于他们理解和修改RTL代码。
根据Concept Engineering提供的消息,这种RTLvision Pro工具通过使设计片段可视化,帮助设计工程师加快RTL代码的收敛及掌握设计行为和“设计失常行为”的速度。由于支持System Verilog、Verilog、VHDL和超快HDL阅读器,RTLvision Pro可以被用于复杂的异类设计,该公司介绍说。该工具通过一种交互逻辑锥导航功能,有助于降低除错过程的复杂度。Concept Engineering公司表示,它在逻辑锥视窗中显示关键部分RTL设计的同时,能够同时提供对原始源代码的链接。
RTLvision Pro能够自动提取和分析时钟树及时钟域,支持检测和解决时钟域问题,并容许针对快速设计更新进行增量设计编译。