为基于背板的系统选择最佳技术是一个复杂过程,存在许多不确定性因素。工程师有必要综合考虑市场需求以及物理通道特性,从而决定在给定的速度下采用何种收发器技术。
在6Gbps和10Gbps数据速率条件下,对于多级和二进制信号,工程师都需要量化成本和性能,进行折中考虑。不管是四电平脉冲调幅(PAM4)还是二进制技术都可以作为分立型收发器和ASIC/FPGA集成方案的知识产权内核。
首先要做的是了解目标市场,计划三个产品寿命周期并预测今后五到七年的需求。系统级路线图必须包含近期、中期和长期的功能需求。这样做的结果几乎总是期望达到近期成本点,同时又留有未来改善性能的可行性。
其次,工程师需要确定是升级现有系统还是设计一个新系统。一般而言,对于近期市场需求,有大量安装基础的系统制造商将选择升级现有系统,而新入行的厂商则试图用新系统使自己独树一帜。对于中期和长期需求来说,一级供应商也寻求优化和/或升级其产品,并最终力争获得具有竞争力的成本和可缩放性。HSPACE=12 ALT="图:多电平信号调制和二进制信号调制将趋于同等的成本和功率。">
成本和面市时间的问题经常促使系统制造商升级现有设备,以便已安装好的机架可以重复使用。从背板的角度考虑,这意味着必须在现有背板上执行更快的连接,同时还要保留现有系统的散热和成本预算。
如果市场允许用更长的开发周期来改进功能,那么系统制造商就要有一套新的工作约束条件。可缩放性对于使系统满足近期、中期和长期市场需求是必需的。这意味着背板连接必须加速贯穿三个产品周期,同时保持起初系统规定的成本预算。
对于任何升级项目,开发团队都必须围绕现有互连电路进行设计。各种配置带来阻抗突变、系统噪音、串扰以及在升级设计中必须克服的其它问题。在此类设计中,明智的做法是均衡考虑背板收发器的设计。
在数据速率超过3Gbps时,这种均衡必须是自适应性的,因为这些系统具有特性广泛的连接,在温度、湿度和制造性能方面变化不定。波特率和奈奎斯特频率(半波特率)越快,所需的自适应性一般也越强。
PAM4带来的波动较小,因为它以半奈奎斯特频率运行。例如在一个系统中,PAM4技术使得一个设计速率为300Mbps的背板在温度、湿度和制造性能波动的情况下运行速率达到6Gbps。
一旦工程师确定了背板需求(包括成本和潜在的可升级性),他们就可以决定采用何种收发器技术。对于升级,传统的系统特性将决定是二进制调制还是PAM4能提供更多的余量。在具有高损耗特性的背板上,PAM4提供的吞吐率为6Gbps,而该背板起初的设计运行速率为1Gbps,对许多设计运行速率为3Gbps的背板来说,PAM4提供的吞吐率高达10Gbps。在升级中,收发器的速度必然增加,而功率不一定相应增加。
对于新系统,在PAM4和二进制调制之间的技术选择常常基于初始成本点和可缩放性的均衡考虑。二进制技术在性能良好的低损耗背板上很容易实现较高速运行。但存在的挑战是,实现这种低损耗的同时要免去昂贵的验证和重复成本。如果这些成本能由系统负担,那么二进制技术就是一种适宜的方法。如果成本和功率以及可缩放性是重要因素,则PAM4优势更大。
总体而言,随着研究PAM4更广泛实用性的工作日益增多,人们也越来越意识到这种多电平信号调制的好处。其最终结果就是在不久的将来,10Gbps的PAM4芯片(参看图8)将趋于目前3Gbps二进制调制XAUI方案所具有的成本和功率。PAM4带来的背板通道材料成本的节省可以转化为可观的和直接的系统级成本节省。
Bill Hoppin (bhoppin@)是Synopsys公司DesignWare IP业务部总监。
作者:Bill Hoppin
DesignWare IP业务部总监
bhoppin@
Synopsys公司