明导资讯(Mentor Graphics)公司董事长兼首席执行官Walden Rhines日前在设计验证研讨会(DVCon)上抛出了为提高设计验证生产率而制定的发展蓝图。Rhines讲述了对更优验证的需求。“三分之二的芯片设计需要至少两次迭代。”他说道。“75%部分归咎于逻辑错误或其它功能错误,80%的时序涉及一个设计错误。”
“那么设计团队该怎么办？难道仅仅是利用现有的、逐渐无能的验证方法更家努力地工作？”Rhines问道。他指出,在最近的一项研究中显示,15%的工程师表示他们的工作是验证,其他表示从事设计工作的工程师却称验证工作耗费了他们50%的时间。
Rhines描绘了从现有验证风格开始两步走的策略。首先,他预测,设计组将发现旧的技术无法应对下一个设计的复杂性。“SystemVerilog、VHDL、SystemC和PSL将降低应用风险,提高复用性,激发真正的市场竞争,以诞生新的验证方法。”
如今,在验证方法论方面有三大主要变革:使用声明(assertion)、依靠精确的覆盖指标和更高抽象级。将来,验证工程师将融合仿真和形式分析。工具也将能检测设计和所施加的自动序列验证算法。这些措施将为设计验证催生一个高生产率的新纪元,Rhines相信。
京公网安备 11011202001138号
