目前,各种形态的USB接口已经远远超越了PC外设领域,以至于首字母U代表的单词似乎可以由“通用(universal)”改为“无所不在(ubiquitous)”。这一消息对分立USB控制器芯片制造商而言当然有如天籁之音,但它也吸引了进行更高层次集成的芯片供应商的关注。在设计系统级芯片(SoC)时最初遭遇的USB知识产权(IP)问题,使一些系统设计师发出这样的疑问:难道就没有一个中间层,既能够将USB器件集成到硅片上,但又不必承担将其整合进系统ASIC时所冒的风险？
USB协议框架本身为这个疑问提供了至少两条答案。USB的数据速率并没有快到需要一台专门的超级计算机来处理协议栈的地步。实际上,如果需要的话,USB可以在一个高速8051类的8位MCU上执行。或者,如果经过仔细的规划,它还可以作为一项任务运行在ARM7类CPU内核上。这两种方法都在最新的产品发布中得到了证实。ChipX推出了一个130nm系列的结构化ASIC,其中USB 2.0 On-the-Go(OTG)内核的关键模块分布在基晶圆上。同时,飞利浦半导体也发布了一个基于ARM7的MCU系列,内置全速USB 2.0目标控制器。
ChipX系列产品的集成策略基于该公司命名的“边侧芯片(side chip)现象”。ChipX的营销副总裁Elie Massabki表示,设计师越来越多地将系统级ASIC与一个小规模结构化ASIC或FPGA进行整合。ChipX将系统的主要功能模块(已经明确定义并且不会随时改动)做到SoC上,而将那些会随市场需求和时间改变的模块放在边侧芯片中。
Massabki表示,带内置USB OTG的ChipX结构化ASIC可以取代板卡上的分立USB控制器,但这样的用法需要增加一个中等规模ASIC(从14万到200万门)所具有的全部功能。而且,与分立USB控制器一样,ChipX器件具有USB认证,缓解了SoC设计师面临的一个主要难题。
USB接口中高速和对信号敏感的部分被散布在基晶圆上,而协议控制器状态机和8051则被综合在结构化ASIC中。这使得用户能够依照他们的愿望在8051、其它类型的处理器或远程SoC上灵活地执行协议栈的软件部分。新器件的6000系列架构提供了丰富的片上存储资源,能够满足任一种方法对缓存和暂存的需求。
飞利浦提出的是另一种截然不同的方法,该方法不是基于专门的分立硬件控制器和8051,而是建立在一个ARM7上。该公司的新型LPC214x系列包含ARM7微控制器,面向需要USB连接的消费和工业应用,在设计中无需额外的ASIC就可作为系统级芯片使用。
在飞利浦的架构中,针对USB协议的繁重工作在ARM CPU中完成。该架构中添加了一些微小但是极为重要的硬件,既能确保架构正常工作,还可以将ARM的大量资源留给应用。“如果每收发一个数据包就产生一次中断,而且要求CPU对数据进行分类和发送,那么USB接口将给CPU带来极大负荷。”飞利浦的产品创新总监Ata Khan表示,“为缓解这一难题,我们设计了一个感知USB(USB-aware)的DMA控制器,它能够识别USB数据包内容,并且在无需CPU干预的条件下,以适当的方式将数据包存放在存储器的合适位置。”
上述方法非常高效,飞利浦发现只需增加少量的缓冲器RAM,此类器件就能支持全部USB指定的32个端点,且仍有空间处理1,023字节的同步数据包。
该芯片还将其它几项功能引入到ARM MCU架构中。如果需要的话,两个独立的额定10位A/D转换器可以被同步,以便为完成功率因数计算而同时执行电流和电压测量。A/D转换器的每个通道都配有输出缓冲器,这样就减少了转换器在多通道操作中产生的中断数量。该芯片还提供一个完整的额定10位D/A转换器以取代通常的PWM输出,因而能够降低噪音、减少外围器件数量并再一次减轻CPU负荷。
传统上,MCU用户通过简单地对MCU管脚进行直接置位或清零来实现定制的二元接口。但是在ARM架构中,用于管脚的寄存器被外移至低速的ARM外设总线(APB)。Khan表示,这样会带来一个多周期的延迟,使一个60MHz的ARM仅能以低于4MHz的频率触发其I/O管脚。飞利浦将管脚寄存器从APB移至CPU本地总线,此举消除了许多延时周期,使芯片在软件控制下能以15MHz的频率触发I/O管脚。
所有这些创意都聚焦到了一点:要仔细处理32位MCU中最常见的问题,即处理器延时。这意味着无需增加处理器或者放弃内置USB控制器而购买分立USB芯片,就可以实现全速USB通信、流数据转换、实时器件控制和有意义的计算。
作者:张国勇
京公网安备 11011202001138号
