45纳米节点使用的高K介质仍在开发阶段

到今年夏天,负责工艺技术的主管们就需要将工作重点锁定在45纳米芯片制造节点的工艺流程上。但直到现在,一项至关重要的技术仍停留在开发阶段:它就是需要在晶体管中心部位取代二氧化硅绝缘介质的高K值栅介质。

虽然应变硅技术的引入帮助芯片产业能够不断地改善性能,但是开发高K值介质的困难正使得原本期望在2007到2008年成熟的45纳米节点技术面临停滞的威胁。到那时,高性能芯片要求绝缘电氧化物的厚度达到约7到8埃,而这是无法用二氧化硅的氮化物形式实现的。在本届国际电子器件会议(IEDM)上,技术主管们承认工艺的发展已经出现了延迟。

耶鲁大学电子工程系主任T.P. Ma在会议上表示:“仅仅两年半以后,我们就将需要高K介质。但在本届IEDM上,我们还没有看到解决这一问题的途径。”在总结此次会议的时候,Ma说道,“关于这个问题,英特尔提到了一些,IBM说得更少,TI更是连人影也看不到了,而两年前这些公司都在推进这方面的研究。现在这个领域存在太多的问题了。”

英特尔的Bohr:
6个月后敲定使用的高K材料。

Ma表示:“我确实看到了一些令人欣慰的结果,包括对技术新的理解和新的特性描述工具。但所有这些看起来都还没有为2007年的高性能应用做好准备。”

TI和其它公司一样避免作出正面答复。“如果我们研发出具有所需特性的高K介质,我们就会使用它,”TI首席技术官Hans Stork声称,“但是现在我们还没有一个完整的解决方案,因为阈值电压漂移以及电子迁移率下降方面仍存在问题。”这些障碍正在让研究人员头疼不已,因为TI曾经承诺在铪系混合物成为业界共识之前推出硅化物形式的二氧化铪。早在2001年6月,TI的主管们就表现出了对2007年推出高K介质解决方案的信心。但是后来,研究人员发现,由于Fermi level pinnin现象导致的过高阈值电压,高K值栅介质不能与多晶硅栅电极协同工作。

Stork透露,TI必须在今年夏天之前决定其三条工艺线在45纳米节点时做什么:一条是针对手机应用的低成本工艺、一条是DSP工艺、最后一条是最初Sun微系统公司使用的高性能工艺。

Stork表示:“高K值栅介质面世大约会是3年之后,但TI的产品经理们现在已经开始发愁了。”他随后补充道,他宁愿牺牲一些性能也不会使用栅层叠结构进行冒险,这种结构已经证明在工艺开发过程中存在不可靠性。“在具有相当密度的SRAM制造出来之前,有很多问题根本发现不了。”他说。

英特尔公司逻辑开发组的高级研究员Mark Bohr 指出,多亏了应变硅技术,IC公司才能在65纳米节点下推动产品性能。65纳米栅氧化层的厚度与90纳米工艺一致,同为1.2纳米。他表示,在45纳米节点,减少二氧化硅绝缘栅宽度会导致栅极泄漏电流呈指数增长,而功耗是英特尔公司首要担心的问题,所以这个做法不可取。

“对于技术主管而言,现在是最艰难的时刻,”Mark Bohr认为,“引入高K值栅介质解决方案比我们原先设想的更具挑战性。在45纳米节点不做任何改变的方法绝对不可取,因为如果不引入高K介质,简单地缩小尺寸不会带来多大益处。”

英特尔已经选定了一种高K材料,并正在研究该材料如何能与积淀的金属栅电极和完全金属硅化物更好地协同工作。Mark Bohr表示,距离最后的敲定时间大约还有6个月。

IBM公司的研究主管Jeff Welse也提到,随着今年夏天最终决定的临近,IBM也在努力地进行高K介质研究。一位不愿透露姓名的人士表示,为45纳米平台提交解决方案对IBM而言具有很大压力,但这也是一个巨大的推动力量。

ST微电子的前端工艺研发主管Thomas Skotnicki指出,Crolles联盟的三大合作伙伴飞思卡尔、飞利浦和ST,必须在今年6月之前就45纳米工艺流程做出决议。三大阵营各自不同的目标使这个决议变得相当复杂,他们有的偏向使用全金属硅化物加上二氧化硅方案,有的力争引入高K值栅介质。ST微电子自己则开发出一种新工艺,该工艺通过开口的接触孔形成高K/金属栅层叠。“通过接触孔取代聚乙烯栅的Pretch工艺在移除多晶硅电极时,具有惊人的选择能力。”Skotnicki表示。但是ST只是有选择地在SoC器件关键栅上使用Pretch技术,因为这时必须采用“混合并匹配”的设计策略。

耶鲁大学的T.P. Ma:
高K介质必须在两年半后投入使用。

Thomas Skotnicki补充道,Pretch已经被Crolles联盟提上议事日程了,各成员公司的主管们经常召开例会讨论各种提议。

完全硅化的多晶硅栅(FUSI)方法在较高的温度下,经过相变操作实现了用金属(通常是镍)替代多晶硅栅电极的目的。比利时研究机构IMEC的CMOS器件技术研究部主管Serge Biesemans指出,从工艺的复杂性角度来看,FUSI电极很具有吸引力,但是这种方法目前会产生一种具有中间能隙(midgap)的金属,这种金属缺乏高性能CMOS需要的良好的能隙分散特性。

“高K值栅介质将被迫推迟到32纳米节点,除非英特尔和IBM能很快地解决这个技术问题,”Biesemans认为,“业界目前仍未找到一种能和高K介质协同工作的金属。一旦在高K介质上使用FUSI,必然导致阈值电压升高。

由于多数与会者认为阈值电压过高将导致性能下降,所以本届IEDM的FUSI电极专题讨论最终无果而终。在先进栅层叠器件专题会议上,IBM的高K介质研究员Anthony Callegari报导了在二氧化铪上,采用FUSI工艺制作的钨栅电极的良好结果。保证高电子迁移率和良好稳定阈值电压的关键是其中一项高达1000摄氏度的高温退火步骤。Callegari指出,为了提高电子迁移率,需要在沟道和高K值氧化物之间形成硅化物。

英特尔的Bohr指出,尽管高温退火对钨电极很适用(钨是一种具有中间能隙的金属,而且耐高温),但是对于那些性能更具吸引力,但是却需要较低退火温度的金属却不适用。

但Callegari声称,“IBM已经开始利用其它金属进行试验,我们并不仅仅依靠钨。”

作者:来大伟