Cadence设计系统公司日前发布了业界首个低功耗设计“锦囊”,使处于不同经验水平的工程师,均可以最小的风险、成本和开发时间来采用低功耗技术。做为Cadence低功耗设计解决方案的补充,Cadence低功耗设计方法学锦囊(Cadence Low-Power Methodology Kit) 提供了一个覆盖逻辑设计、功能验证和物理实现的端到端方法学。该设计锦囊包括示例IP、脚本和库；所有这些均经过了内置无线参考设计的验证。该设计锦囊交付时配搭Cadence应用性咨询服务,使得设计团队无需低功耗经验就能迅速将高级低功耗设计方法整合到他们的设计任务当中,并在更低功耗和更具竞争力的系统级芯片中体现直接的价值。
该Cadence低功耗设计锦囊包括了一个通用无线应用设计,实现时采用了多供电电压和电源关断技术等方法,并且包含了在整个端到端流程中承载设计意图的相关指令脚本和技术文件。设计中的示例IP来自于Cadence和第三方,包括ARM处理器和AMBA片上通讯技术,Wipro的WiFi,ChipIdea的USB2.0,Virage Logic的65纳米超低功耗存储器和TSMC的65纳米技术库。
Telegent系统公司首席技术官Samuel Sheng表示,“该Cadence低功耗设计方法学锦囊可帮助我们在设计中减少低功耗方案实施和验证的周期时间,该锦囊简化了我们设计的逻辑和物理实现,我们计划在未来的出带中使用它,使用这样的锦囊是非常有益处的,因为用户可以最小化的风险快速地利用和调整经过验证的解决方案。”
Cadence公司全球营销和战略副总裁Craig Johnson指出,“半导体行业需要加快低功耗方法的部署,系统市场,特别是无线和消费应用市场需要它。当一些IC公司已实现大量成熟的低功耗出带时,很多其它的公司仍在调整甚至建立必要的基础架构以及专门技能。Cadence低功耗设计方法学锦囊直接解决这个问题。它帮助低功耗设计小组快速地在多个工程小组中部署优化的、高度自动化的低功耗设计流程并获得最高的生产率。”
该低功耗设计方法学锦囊是易于组合使用的,包括6个不同的流程:低功耗功能仿真、逻辑综合、可测试性设计(DFT)和自动测试矢量生成(ATPG)、物理设计、形式实现、验证和功耗网格签收。用户可以将该锦囊做为一个完整的流程来实施,或选择单独的选择模块使用。它使用了Si2的通用功耗格式(CPF)在整个流程中提供单一的低功耗意图规范。
Wipro-NewLogic营销总监 Mana Coster表示,“功耗已成为客户成功的关键因素,和我们的通讯IP, 如Cadence嵌入到该锦囊中的802.11 WiLD IP的主要差异化因素,我们非常高兴地看到Cadence能够领导产业,提供易于集成的低功耗IP解决方案。”
ARM公司细分市场副总裁Ian Drew指出,“低功耗环境的IP集成和复用为客户及其设计工艺带来了传统方法不易解决的新挑战,通过锦囊战略,Cadence正在解决这些挑战,并为我们共同的客户提供支持。”
关于Cadence设计锦囊
Cadence设计锦囊帮助IC设计师加速特定技术产品开发,解决EDA技术细分市场设计挑战,如模拟混合信号、SiP、以覆盖率为驱动的功能验证以及射频集成电路等。通过使用Cadence设计锦囊,客户可以将设计资源更多的投入到差异化设计而不是设计基础架构的开发。
京公网安备 11011202001138号
