可制造性设计要求设计业与制造业加强合作

在美国西部半导体展览会上,新思公司董事长兼首席执行官Aart de Geus就可制造性设计(DFM)发表了主题演讲。他呼吁设计业和制造业联手开发“良品率处方”,使工程师在设计过程的每个步骤都可以了解设计最终将如何影响良品率。

借着第一次参加该展会的机遇,de Geus告诉他的听众-半导体制造工具提供商:DFM是“一条双向道”。“在130nm以后,所有事情都变了。”他说,“我们不能再象以前那样把设计甩给代工厂了事,并指望设计能够以可接受的良率被制造成芯片。”

相应地,de Geus呼吁制造工具供应商限制新设计规则的数量。这些设计规则会反过来施加给设计界。“与其说它是一个可制造性设计范例,还不如说它是一种需要高效化的制造到设计想法。”他表示。ALT="de Geus的恳求:请控制设计规则的数量。">

在130nm节点以后出现了太多变数,但设计和制造仍然是独立进行的,de Geus指出。虽然在交换公共数据集方面已经取得某些进步,但设计和制造界仍各自保留着太多关键信息而没有公开,他说。

他呼吁业界合作开发“良品率处方”。在将IC设计的最初概念转变成最终芯片时,这使工程师具有一定的前瞻性,并能相应调整设计过程。“当工艺节点从250nm、200nm过渡到180nm时,我们的发展一直都十分顺利。”他说,“但在130nm节点,我们非常惊讶地发现良品率下降了13个百分点,而不是正常的90%。因此,在设计到制造过程的每一步,我们必须预测不断增长的复杂性。”

迄今为止,拥有聪明才智的工程师一直试图扭转形势。例如,化学金属抛光方法会导致晶圆表面出现“凹陷”,而这个问题已经通过插入辅助填充材料或金属槽得到解决。另一个被工程界解决的问题是过孔的可靠性。

“虽然业界正在实现一些可以使复杂芯片工作的解决方案,但下一次需要什么样的解决方案对我们来说仍像个猜谜游戏。”de Geus表示。他呼吁将“设计意图”作为在各个设计阶段预测问题以及在出带之前尽早调整工艺的“晴雨表”。

“为了调整工艺以避免失败,需要在设计过程中插入某些种类型的自动诊断,”de Geus指出,“事实上,我们已经开始采用这样的技术。”

新思公司首席执行官恳求设备供应商在每次调整他们最新的代工厂工具时停止添加新的设计规则,因为这个过程会导致设计变得更复杂,并迫使EDA供应商不停修改他们的算法。“我们只有加强合作,才能使大规模量产的时间表加快数月,并在数小时而不是数天内获得故障的自动诊断结果,”他说。

“新启动的设计数量正在下降,”他警告道,“只有当设计师消除了不确定性,并确信最终芯片将根据规范正确工作时,这一趋势才能逆转。”

下一个十年将是消费电子时代,de Geus表示,而漏电流将成为下一次危机。“新思公司能够跟踪全球启动的设计项目,截止今年五月,全球有194个90nm设计正在开发之中。”他透露,“如果不能解决漏电流问题,那么这些设计中能够投入量产的概率将减小。”

新思公司DFM行销副总裁Sandeep Khanna指出,2003年DFM EDA工具的市场总额大约为1.4亿美元,预计2004年约为1.8亿美元,到2007年将达到3.9亿美元。掩模综合和数据准备工具以及掩模刻写和检查工具将促进DFM市场的增长,Khanna表示。“这个领域需要对工艺和设计做整体分析,”他说。

在过去,执行掩模刻写任务很少要求进行设计处理。但随着代工厂转向亚波长光刻,大量分辨率增强技术(RET)被同时添加到工艺中,这导致设计复杂度呈指数式增长。操纵多层数据以创建适当的掩模装置需要花费很长时间,从而增加了掩模设备的成本,也使得到正确的掩模变得越来越重要,Khanna表示。这还导致出现其它类别的掩模验证软件。

“当设计工艺从130nm转向65nm时,由于掩模生成过程会引入其它变数,因此分辨率增强技术的复杂性将增加20到30倍。”他说。

新思公司声称要在DFM EDA工具领域赢取主导地位,并坚持在2005年上半年之前使用传统的GDSII IC版图格式,而不是采用2003年创建的更紧凑的Oasis版图格式。

竞争对手明导资讯公司的Calibre套件已经有工具既能使用GDSII,又能使用Oasis格式。但观察家指出,在物理综合工具开始输出Oasis格式的IC版图文件(这是必然发生的事)之前,工程师将继续把GDSII视为标准。明导资讯已经宣布用户可以免费下载GDSII到Oasis的版图转换器,以促使业界开始使用后一种格式。

Khanna透露,新思预计在2005年上半年推出支持Oasis格式的工具。“升级工具需要花费一定的时间,这不可能在一夜之间完成,”他说。

作者:莫浩夫、蔡培德