随着半导体的几何尺寸在不断减小,必须面对这个趋势的人们面临着交织在一起的各种挑战,包括可制造性,复杂性和规模。对于Cadence Design Systems这个主要的EDA公司和该公司的总裁兼CEOJ. Fister来说,意味着必须从不同的角度来看待这个设计过程。
在Cadence公司每年一度的CDNLive用户会议中,Fister 2007年在印度的会议上表示除了片上系统的所面临的不同的困难所带来的复杂性,还有保持对90纳米及其以下尺寸的高级过程结点可制造性,包括化学机械??光,CMP和光刻。事实上,他指出,所有的过程都很复杂,做多一点才可以在全球IC市场上获得更多的份额。
可制造性的问题也许可以解决,他说,通过采用一种具有电子意识的可制造性设计的观念,结合预防、分析和优化的一种思维过程,还有基于模型的验证。“设备的可制造性需要提前把制造元素融入设计的理念在增强,这是过去15年的引人注目的变化。完全有必要继续从摩尔定律中迁移过来,自动化的核心是测试所有的情况”,Fister指出。他还表示在复杂性和规模设计上的挑战包括设计的尺寸以及要包含多种协议的必要性。这是一个全盘的设计,涉及端到端的能耗管理,统一的时序引擎和高级功能验证。
Cadence采用了全盘的方式,利用它的工具考虑到了优化而不是仅仅整合各种设计元素。Fister认为,“这种工具的方式是一个绝妙的想法,是长期以来其他行业只采用的一种平行的解决方式。这个想法是高级的而不是重新发明轮子,特别是小型公司可以发现这种工具是有用的”,他还补充说推动Cadence的前进动力是把更多的半导体行业的经验融合进企业。
京公网安备 11011202001138号
