Cadence发布支持VHDL的RTL Compiler Ultra综合器

Cadence设计系统公司最近发布了支持VHDL的Cadence Encounter RTL Compiler Ultra综合工具。Encounter RTL Compiler综合器是Encounter数字集成电路设计平台的关键组件,该综合也是实现优质硅片必经的关键步骤。支持Candence多语言策略,Encounter RTL Compiler Ultra综合工具能工作于现有的Verlog和VHDL设计流程中,在整个设计链过程中,为Cadence客户提升芯片性能、缩短设计时间并提供最优的硅片质量(QoS)。

Cadence宣称,Encounter RTL Compiler Ultra综合工具被专用集成电路(ASIC)和知识产权(IP)的供应商们以及IC设计师们广泛应用于整个设计链,可将整个芯片速度性能提高10%,芯片面积可缩小10%。除此之外,该工具的运行时间可比传统综合工具快三倍。

据介绍,支持Encounter RTL Compiler Ultra综合工具的新一代技术通过使用一套独有的并受专利保护的着眼于全局的算法为时序收敛提供全局综合方案,该算法可将挑战性的设计性能最大化。Encounter RTL Compiler综合工具不但能够应用于现有的流程并能够适应新旧不同的设计方法。

除了提升性能之外,Encounter RTL Compiler产品完全能够兼容现有的解决方案,使其能够用于ASIC供应商、IP供应商以及终端用户产品流程的评估和实施之中

从终端用户的角度来看,Encounter RTLCompiler工具同现有流程的协同工作能力使其能够通过测试设计来评估该工具,该测试设计主要考察的对象是库、工具以及确定特定Foundry库之前的工艺技术选项。

Encounter RTL Compiler综合技术通过改变全局逻辑结构实现了设计上的大规模转变。这一独特的着眼全局算法可确定设计的关键并同时优化多个路径。可在较短的时间内生成一个更好的用于后端的网表。

硅片质量(Quality of Silicon, QoS)

在纳米级的设计中,芯片的各个方面都由与互连相关的参数、设计规则和失效机制来控制。为了真正理解130nm及以下的设计的物理属性,必须应用一种针对速度、面积、功率及测试方面的新的、有效的度量体制。而硅片质量(QoS)就是这样一种新一代的、专用于布线后评估的度量标准。