飞利浦电子公司最近针对其0.18微米 CMOS18处理技术发布了新一款低电压低功率EEPROM产品,以满足业界在智能卡应用以及消费、通信和汽车市场应用中对高存储量和更大灵活性的需求。
随着在智能卡上利用生物数据等新安全检测方法的推出,以及卡功能不断强大的发展趋势,智能卡上必须存储的信息数量也与日俱增。同时,功耗必须保持在可控制范围内,尤其是非接触式智能卡应用,这个领域中卡只能从本地RF(射频)场获得电能。
飞利浦表示,其新的字节可转换EEPROM技术提供了满足这些需求的高密度和低功耗,同时与公司现有的嵌入式闪存技术完全兼容,从而实现混合的Flash/EEPROM系统。
具有一个只有1.2 平方微米、比传统EEPROM小4倍的存储单元,飞利浦新的嵌入式存储技术在硅片上提供了达2 Mbits (256 Kbytes)的EEPROM,符合智能卡应用的成本控制。
飞利浦指出,另一个影响应用中使用寿命和低成本的重要因素,是飞利浦已经成功地将非易失性存储器技术从0.18微米 缩小至0.15微米,而且已经有移至0.13微米的迹象,并在将来进一步发展到100纳米以下。这款新的EEPROM具有移植到新一代CMOS处理技术的能力,确保了客户此前投资的IP设计可以在将来重新使用,从而提供了一个向需求更高存储容量和功能的应用发展的低成本方式。
“随着在针对8、16和32比特产品系列嵌入式的ROM、EEPROM和闪存采用同样的低成本CMOS处理工艺,我们可以在先进的智能卡应用领域,尤其失银行、电子政务和手机领域实现广泛的非易失存储架构。”飞利浦半导体移动通信产品安全解决方案市场经理Bettina Kuhrt表示。
“不管客户寻求快速的原型、生产线编程还是在卡上下载Java应用程序的能力,我们现在能够提供电压和功率成本适合高性能应用及非接触式智能卡解决方案需要的混合非易失存储器。”
飞利浦新的EEPROM工艺存储单元采用了与其经过检验的晶体管NOR单元闪存技术类似的设计,该技术在编程和擦除方面均采用Fowler-Nordheim电子隧道以实现低功耗。主要的区别是,在EEPROM工艺中增加存储器晶体管的栅区域以增加电荷注入、对擦除分布和读取门限电压更严密的控制,以及在编程电压方面有一定的增加。这些设计上的改变使飞利浦在Fowler-Nordheim隧道器件上的字节擦除时间突破性地降低到1毫秒以内。与实现5平方微米典型单元尺寸的传统0.18微米EEPROM技术相比,飞利浦新的嵌入式EEPROM单元只有1.2平方微米-据称比业界传统的EEPROM技术小了4倍。
飞利浦新的CMOS18 EEPROM存储器件现在已可用在设计中,并可以得到所有公司CMOS18设计工具的支持,包括通过标准的JTAG接口进行存储器检验的工具。
京公网安备 11011202001138号
