我们这个时代最常碰到的一个挑战是:你必须在6个月的时间里完成一种新消费电子产品的硬件设计。你必须设法将设计与制造成本压得很低,为此你可以选择采用模拟和混合电路。此外,你必须将功耗降到最小,因为这是一款便携式产品。你也必须使产品尺寸非常小和集成度非常高。
这是一组很苛刻的要求,你需要能帮助你达到这些要求的设计工具和设计方法。EDA供应商正在尽力提供帮助,但一些市场需要的功能仍未能开发出来。
今天的EDA产业主要将精力集中在数字ASIC和系统级芯片(SoC)设计上,因为这部分获利最大。不过,一个定制ASIC可能并非是解决你的设计问题的最佳方案选择。如果它是的话,它很可能得包含一些模拟电路,它必须采用一种尽可能小的封装,并能安装在一块布局非常紧凑的PCB板上,但现在的EDA供应商基本上不能为芯片、封装和PCB的协同设计提供支持。
协同设计也要求你必须在进行硬件设计的同时开发产品的嵌入式软件,因为你的公司不可能等到芯片制造出来后才启动软件开发。在产品开发的早期规划阶段,必须有人来决定在软件中实现什么,在硬件中实现什么。
目前市场上有一些“智能”工具能在某种程度上帮助你应对这些挑战。电子系统级(ESL)设计工具能帮助进行算法开发、硬件/软件分割和协同设计,以及验证不同架构方案的可行性。行为级或算法级综合工具很可能使你未来不必再进行寄存器传输级(RTL)ASIC设计。
验证工具正在提高其自身的处理容量和应对IP模块的能力。IP模块由于允许设计复用而在许多消费类芯片中被大量采用。IC物理设计工具能分析和优化功耗,多电压库则可以帮助减小泄漏电流。更新的模拟和RF设计工具则在速度和精度之间做出了很多平衡。
明白你的目标
在你没弄清楚你在开发什么硬件之前,就开始考虑采用什么设计工具基本上没太大意义。假如你已经决定将某些功能集成在芯片上,那么你就可以开始考虑各种选择。有些人可能认为大多数消费电子项目都会采用基于单元的ASIC,因为在量很大时,这是最便宜的。但这可能是一个错误的假设,市场咨询公司D-Side Advisors 的总裁Charles DiLisio表示。
DiLisio指出,每开发五种消费电子产品,最后可能仅有一种实际推向市场,而其中可能又只有十分之一的产品的生产批量达到1百万以上。与此同时,他强调,设计一个定制ASIC的成本在1千5百万到2千万美元之间。“这使得使用ASIC进行设计非常困难。”他总结道。
此外,DiLisio说,消费电子OEM正在实施一种“比较生硬”的市场营销策略,即通过推出一批具有不同性能集合的产品来试探市场真正需要什么产品。例如,一家OEM可能推出一批将PDA、手机、数码相机、GPS和802.11技术进行不同组合的消费电子产品,并观察消费者实际倾向购买哪种产品。而这使得在早期设计阶段就决定开发某种定制ASIC变得相当困难。
“未来将采用可编程平台,那时真正需要的实际技能将是决定哪些功能用硬件实现、哪些用软件来实现,”DiLisio指出。该可编程平台包括FPGA和结构化ASIC(尽管这超前了一步),DiLisio更看好有时称为“软件可编程”架构的另一种可编程平台,如Stretch、 Quicksilver、 Leopard Logic、eASIC、Tensilica及其它公司的产品。
所有类型的可编程平台一般都在传统EDA工具流程之外。复杂的FPGA设计包含许多与ASIC一样的设计步骤,但它们通常采用FPGA供应商的工具、或者像Synplicity或Mentor Graphics这样的供应商提供的专用综合工具来进行设计。
包含预实现和定制金属层的结构化ASIC设计至今主要使用供应商的工具和少数专业第三方供应商的工具。与此同时,软件可编程架构有它们自己的专用工具,通常采用C语言编程和可完全规避RTL设计。
在消费电子中使用的基于单元的ASIC通常都是基于平台的,这引发了你真正需要设计多少硬件的问题,因为常常大部分或者全部芯片都已经开发完成了。
根据Gartner Dataquest公司的研究报告,ASIC平台中接近一半的芯片采用嵌入在器件中的预定义IP来预先确定和预先验证。设计师仅仅定制器件的一部分。大型消费电子公司就是这样快速推出衍生产品的,如增添了一个新功能或增大了内存的手机。
市场研究公司Dataquest认为,目前市场上有三种类型的ASIC平台。第一种是基于阵列的平台主要是结构化ASIC；第二种是基于单元的平台,它由可编程逻辑进行定制；第三种都是基于单元的,它上面预留空间给定制模块。
设计一个基于单元的平台需要占用一家大型公司大量的资源,但有些平台可从第三方设计公司定制。飞利浦的Nexperia数字视频平台(DVP)就是一个例子。基于一个MIPS CPU和一个TriMedia处理器,它允许用户通过软件和定制IP模块来差异化芯片。飞利浦为这一过程提供了开发工具。
TI的开放式多媒体应用处理器 (OMAP)是另一个例子。针对互联网电器、无线手机、PDA和多媒体设备的OMAP提供一系列带软件开发工具的处理器。在这里,定制是指软件和/或外围硬件。
决心采用ASIC的设计师还需要决定走多远。尽管传统的ASIC设计交接是在门级,但深亚微米特征尺寸却在不断促进RTL和物理设计的融合。在工具和专业领域有雄厚投资的大型消费电子公司常常利用客户自有工具(COT)来自己完成芯片版图设计。
小型公司和新创公司则可能想研究不断增长的RTL设计交接趋势,此时,ASIC供应商完成综合及布局布线。2004年初,Tera Systems和IBM就宣布了这些供应商声称的第一个“直达生产线”的RTL设计交接流程。
一个最终的决定是在芯片上集成多少功能。EDA供应商想把可在一块SoC上塞入模拟和RF电路的工具卖给你,但这真的是最好的选择吗？更符成本效益的选择也许是将模拟和RF电路放在片外,或者考虑采用系统级模组封装(SiP)来替代单片SoC。
对设计消费电子产品而言,并没有绝对的“正确”或“错误”的方法。唯一的要求或规则是,以尽可能低的成本开发出可工作的产品,并尽可能以最大速度在市场上销售。
更高的提取级别
满足消费电子产品提出的严格设计要求的方法之一是提高提取级别。现在出现了一类新的工具来支持所谓的电子系统级(ESL)设计,大多数这类工具的目标都是消费电子应用。不过,也许最好是首先考虑现有的一种工具即Matlab,因为它广泛地使用在消费电子产品的设计中。
数字信号处理(DSP)广泛用于在消费电子产品中来提供信息、改善可用性,以及实现通信协议。大多数DSP设计项目选择从采用Matlab开发算法开始。但是,在Matlab和硬件实现之间的联系一向比较薄弱,而这需要手工完成模型到RTL的转换。
新创公司Catalytic 的副总裁Andy Haines注意到Matlab采用双精度浮点数来表达数据。有时,浮点表示必须转换为定点表示,这是一个冗长复杂的过程。而且只有在转换后,Haines指出,才能估算功率和性能。Catalytic公司正准备开发相关工具帮助这一转换。同时,新创公司AccelChip推出了将Matlab模型转换为可用在FPGA或ASIC上的可综合RTL代码。
ESL工具包括由CoWare和Summit提供的基于SystemC的建模和分析工具,以及Forte、Mentor Graphics和Celoxica等供应商提供的综合工具。“由于消费电子公司面临产品上市时间的挑战,并且需要创造出一系列的缝隙产品来满足消费需求,他们首先开始广泛使用ESL,” CoWare的营销副总裁Mark Milligan指出。
Milligan认为,ESL工具让消费电子设计工程师能对多个架构方案进行评估,决定在硬件或软件中实现什么,选择适合某个设计的最佳处理器或协处理器,确定片上互连方式、存储器和高速缓存。根据他的观察,业界仍在期待更快的适合嵌入式软件开发的基于SystemC的模型。
行为级综合工具直接把C翻译成RTL。2004年5月,Forte Design Systems公司以ASIC为主要目标推出了它的Cynthesizer SystemC综合工具,宣称可在不牺牲结果质量情况下将设计周期缩短一半。据报导,该工具的首批用户是日本的大型消费电子公司,包括索尼、理光和富士通。
与此同时,Mentor Graphics最近推出的Catapult C算法工具主要针对ASIC和FPGA设计,其早期用户包括手机供应商诺基亚。Celoxica公司的Agility C 编译器提供针对FPGA的 SystemC综合以及源自Elixent的可编程架构。
ESL设计的一种新趋势是“算法综合”。例如,Synfora最近推出的“从算法到出带”工具可采用自己的IP将计算密集C算法置入芯片中。CriticalBlue提供一款协处理器综合工具,它可加快用户选择的算法的速度。另外,Tensilica推出了一款编译器,该编译器可从C语言算法中生成用于Xtensa LX处理器的RTL代码。
IP的使用问题
快速获得一种消费电子产品的另一方法是大量复用IP模块。不幸地是,对使用IP的SoC而言,不论IP是来自内部或第三方,集成和验证都比看上去的要困难。
“大部分消费电子产品都是衍生产品,是已有设计的再改造,它由许多以前内部开发的设计模块和测试平台、一些外部IP和部分新的功能组成,”EDA 新创公司Stelar Tools 的营销副总裁Steve Sapiro解释道。
Jasper Design Automation的首席方法学家Harry Foster发现IP并不象我们认为的那样,而是几乎从不复用。增加新的功能,剔除冗余的逻辑,结果是产生了一个巨大的验证问题。验证原始模块边界状态的仿真测试套件可能无法验证由定制引入的新的边界状态。
Foster认为,不要求完整RTL模型的形式验证工具对此很有帮助,如该公司的JasperGold。他还表示,假如消费电子产品的市场要求有巨大变化的话,未来所需要的是快速生成和验证高级别要求的能力。
EDA产业只是在寄存器传输级为IP复用提供了一些支持,但对物理设计复用的支持却很少,ReShape的业务开发副总裁Bob Dahlberg表示。另外,他注意到,目前大部分高产量芯片项目都有三次芯片返工的风险。
“每一个衍生芯片和重新返工的物理设计典型地都是由下而上的重新设计,因为物理设计团队通过编写低级工具脚本来实现其芯片,从而达到他们的设计目的,”Dahlberg指出,“这种脚本很少能为其它工程师所用。”
Dahlberg认为,业界真正需要的是一个能捕获芯片构架“配方”、提供相关的平面规划、以及支持多重例示模块的工具集。ReShape声称能提供这些功能,并已用于飞利浦的数字电视芯片和ADI一款手机平台芯片的设计开发。
节约面积和功率
即便广泛复用IP,大多数消费电子芯片的开发也包含定制逻辑的创建。无论选择什么样的芯片实现形式,有两点是最重要的,即减小面积和节约功率。两者对成本的控制都很重要,功率最小化对使用电池的设备来说也至为关键。
随着动态功耗的不断增加,在130纳米及以下工艺,泄漏电流作为一个新的问题出现了。对于像手机这样的应用,这可能是致命的弱点。针对减少泄漏已有解决方案,如使用多重阈值电压或时钟门控,但不得不以牺牲性能作为代价。
目前市场上有大量分析和优化功率的EDA工具,包括Synopsys的功率编辑器和Synplicity的Synplify ASIC。不过,Synplicity 的ASIC综合营销高级总监John Gallagher表示,大部分分析工具不很适合消费电子,因为这些工具并不是特别为高功率消费电子应用定做的,它们没有和系统开发工具集成在一起,而且一般没有为特定结构作优化。
很清楚的一件事是,在较高级别的提取时功率最小化最容易。不过,ESL功率分析工具尚在发展初期,大部分现有工具工作在门级或晶体管级。
消费电子芯片不仅要求功率最小化,而且要求高良率、IP模块的集成以及抗干扰能力,Magma Design Automation公司的产品营销副总裁Nitin Deo表示。Deo指出,达到上述目的的唯一办法是在从RTL一直到GDSII芯片出带的整个过程中同时优化逻辑、时序、物理、电气和制造。
主流EDA供应商(如Magma、Cadence和Synopsys)目前都声称可以提供完整的RTL-to-GDSII 工具集,它能同时完成所有优化。但是这种工具集现在只针对数字ASIC设计。对许多消费芯片的设计师而言,另一个问题是,模拟和RF电路是应该集成在芯片外还是在芯片上。
Applied Wave Research的总裁及CEO James Spoto认为,模拟和RF集成提高了诸如噪声、电压浮动、功耗、工艺特性、器件建模以及衬底和EM耦合等的挑战性,而当前的EDA工具尚不能非常好地满足这些要求。
Spoto指出,EDA产业在芯片和PCB设计领域之间有效地划分为明显的级别。这些领域的工具环境杂乱无章,它们使用的工具和模型并不是为GHz频率设计的。RF电路的缺陷如噪声、失真以及阻抗失配,在系统级不能被准确地描述。
“需要一种新的高性能、高度集成、融合芯片/封装/组件的EDA解决方案来处理无线消费电子应用的高频设计领域,”Spoto指出。
底线是,由于将其几乎全部努力都集中在数字ASIC上,EDA产业将无法完全满足消费电子市场的需求。实现芯片有许多方法,并不仅限于传统ASIC,对模拟和RF集成IC也有强劲的需求,封装和board板可以不再分开设计。最终,这项工作不是单推出一款芯片,而是推出一种消费者愿意购买的可用产品。
作者:葛立伟
京公网安备 11011202001138号
