Altium新工具以一体化设计消除FPGA到PCB集成的障碍

Windows电子设计软件开发商Altium公司日前宣布,该公司最新一体化电子产品开发系统Altium Designer 6.0极大地增强了FPGA-PCB协同设计的能力,工程师可以充分利用FPGA作为系统平台,而且简化大型FPGA与物理PCB平台的集成。

虽然人们早就认识到了FPGA给逻辑开发带来的好处,但把这些器件集成到PCB设计流程所带来的挑战,会使得PCB线路板设计变得十分复杂并导致整体设计时间超长。通常无需考虑PCB版图即进行FPGA管脚分配,而在大规模可编程器件中使用的密集封装技术将使得PCB板布线成为极大的挑战。

Altium Designer打破了FPGA的使用障碍,把硬连接的PCB平台和软件及软连接的逻辑开发集成在一起,后者构成的嵌入式智能通过在PCB线路板上编程以创建完整的应用。Altium Designer 6.0改进了FPGA级设计和PCB级设计间的集成,开发了很多新功能,与现在的大型可编程器件相结合,它们精简了产品开发。

“大型FPGA 器件的可用性正改变着工程师的系统设计方法——产品中可以添加更多智能并同时缩短设计时间,减少制造成本。”Altium创始人兼CEO Nick Martin表示:“Altium Designer 6.0可帮助工程师在嵌入式智能级和物理设计级充分利用FPGA提供的好处,系统的统一特性打破了在主流设计中广泛采用可编程器件的障碍,这样可以充分利用这些器件的扩展资源,简化逻辑和物理设计。”

Altium Designer 6.0引入了动态网络重分配概念,PCB布线期间可在线交换FPGA管脚。这包括重新分配预先布线的子网和交换链接的差分信号对,差分信号对可利用FPGA器件上充分的LVDS 资源。动态网络重分配在板级具有增强了的的FPGA管脚优化引擎,允许工程师充分利用FPGA器件管脚的可重新编程特性,在PCB板极获得最优的布线方案。Altium Designer系统的统一特性允许在板级完成的管脚交换和FPGA项目的自动同步,减少手动调整处理I/O的耗时。

通常带有大量管脚的FPGA器件是密集BGA型封装。这给原型阶段的调试带来很大困难,因为这些器件上的管脚不能直接探测。Altium Designer的LiveDesign开发方法允许工程师在开发中可与基于FPGA的设计直接交互。Altium Designer 6.0具有改进的JTAG器件浏览器,可提供系统中所有JTAG器件的管脚状态显示,在调试期间工程师可以实时检测管脚信号状态。管脚状态也可以在源原理图和PCB版图动态显示,‘定位’查看设计文档内的信号状态。另外还有Altium Designer的FPGA虚拟仪器,可用来设定并监控FPGA内的信号,给设计师提供电路运行完整的状态图,以进行系统的逻辑和物理调试。

FPGA系统的在线测试在Altium Designer 6.0中得到改进,提供增强的逻辑分析仪(LAX)虚拟仪器。可配置的LAX可监控FPGA内从8位到64位带宽的总线,支持多重信号集的连接。任意信号都可用来触发输入或选定为数据源。当可配置的LAX连接到处理器指令总线时,总线数据可显示为反汇编的代码指令,代码相关的问题可方便地在虚拟仪器输出中进行跟踪。

Altium Designer 6.0中32位的基于FPGA的处理器系统也有更多通用性,支持大量第三方的软核和分立处理器,包括Xilinx MicroBlaze软处理器、Sharp BlueStreak LH79520(基于ARM720T)和AMCC PowerPC 405CR分立处理器。这些新器件的支持,对于已经有了8位和32位目标独立软处理器支持的Altium Designer设计系统来说,使设计者在使用FPGA进行嵌入式系统开发时更加灵活。