混合信号系统级芯片的内建测试技术及应用

随着系统级芯片上集成的器件和模块越来越多且来源不同,整个芯片的测试费用迅速上升,需要借助于精密的测试仪器进行微调。而利用新型芯片内测试技术可以避免使用昂贵的测试设备,降低测试成本,而且还能加快测试速度,提高产品的成本率。本文将介绍用于混合信号系统级芯片的内建测试技术及其在实际种的应用。

芯片内建测试(TOC)可以简单划分为数字测试和模拟测试。数字测试技术已经融入设计过程中,目前的数字集成电路设计采用的几乎都是可测性设计技术,虽然此举会增大芯片的面积。然而在混合信号领域,还是需要利用外部仪器针对相关指标进行测试,因此混合信号集成电路的设计成为“诀窍”和“经验”的产物。

混合信号的测试难度远远大于数字信号测试。数字测试仅仅需要辨别“0”与“1”即可,混合信号测试则需要精确判断2.000V电平与1.999V电平的不同。在芯片内部集成混合信号测试模块虽然难度大,技术也不完全成熟,但是其应用前景非常光明。芯片内建混合信号测试技术有两大类,即针对器件(晶体管等有源器件和电阻、电容等无源器件)电气特性的测试和针对模块(ADC、DAC以及信道性能或整个芯片)性能指标的测试。前者既可以在集成电路设计中应用,也可以用来收集建立设计模型时使用的数据；后者则可以提高整个芯片及其相关信道等的性能。

器件性能测试的应用

微机电系统(MEMS)和光机电一体化微系统(MOEMS)是集成电路未来发展的方向之一,可以在汽车、宇航、计算机等领域广泛应用。图1是一个汽车里程计量、安全等检测用MEMS工作原理图。在芯片内部利用3个导电板构成2个电容C1和C2,当汽车加速前进时,C1容值增加而C2容值降低；反之当刹车或减速前进时,C2容值增加而C1容值降低。通过检测电容的变化就得到汽车加速度的信息,根据计算公式得出汽车的速度、行驶的距离等。撞车时,汽车的反向加速度非常大,根据设定的阈值和内部DSP运算,可判断是否需要释放安全气囊。

在这种MEMS中,电容的变化检测精度远远高于一般外部测试仪器的检测标准,当前检测的精度在10^-15F数量级,检测周期小于1ms(一般为10μs～100μs),以汽车行驶速度为120公里每小时计算,最远每3.3厘米就产生一次检测结果。

利用专用的数据测试芯片组(图2),可以在很短时间内得到足够的建立精确的设计模型需要的大量数据。此时不需要任何外加测试仪器,能够得到建立设计模型所需要的所有数据,包括各个器件的寄生参数和温度系数。常规测试不仅需要精密昂贵的测试仪器(一般在百万美元以上)和复杂的操作,而且需要有纯净和安静、防震的环境配合。在测试过程中由于探针压在顶层金属上,会导致器件变形引起测试误差,同时现有测试需要专业人员和程序,而且精度不高。新测试方法仅需要一个电路板(在温度测试时需要两个电路板)和一台PC机就能够完成,针对单个器件不仅测试点增加,而且测试速度有所提高。

以单个晶体管为例,目前的方法一般使用32×32或者64×64的点描述MOS晶体管的I-V曲线,而新方法则可以利用1024×1024的点来描述相同的MOS晶体管I-V曲线。手工测试单点的时间约在10s以上,新测试方法单点测试时间小于1ms。

信道/芯片内建混合信号测试的应用

当芯片内部模块、信号通道的处理性能或者整个芯片的性能能够被测试和微调时,利用内建混合信号测试不仅可以提高芯片成品率,而且能提高整个系统的性能。

以上行信道为例,一般的实现方案利用I、Q两路信号进行,两路信号在处理过程中的差异如相位误差和振幅误差会导致在上变频过程中出现镜像干扰。通过引入内建混合信号测试模块,可以以I或者Q信道为基准,测量另外一个信号的振幅误差和相位误差(理想的相位为90度),通过调整滤波器的延迟特性改善相位误差,调整DAC的输出振幅改善振幅误差。

在芯片的生产、封装及系统集成中,各种因素都会造成振幅和相位误差的增加。虽然有的芯片供应商目前提供类似内部信道精确匹配的芯片,但是也要求外部的连接线必须精确匹配,甚至包括后续芯片的联接管脚也要精确匹配。采用新方法后,PCB板走线的匹配误差以及后续芯片联接的误差、本身信道的误差等都可以得到自动调整。

在某些解决方案中,镜像干扰是通过加入的调整器件进行微调的,微调需要借助手工操作和专用的测试仪器,这样既放慢了生产节拍,而且产品随着时间的流逝性能逐渐变差以至于出现故障,而新的基于混合信号内建测试技术的自动微调却不存在此类隐患。

本文小结

混合信号的内建测试技术,在IEEE1149.4标准中没有硬性规定,但是增加内建混合信号测试功能的芯片可以表现出更好的性能和适应性。同时,内建混合信号测试技术对于推动MEMS或者MOEMS的发展,也是至关重要的核心技术之一。

作者:尹登庆

总经理

深圳深纳微系统技术有限公司

Email: ywtech@