IBM微电子部最近推出时序流程技术(timing flow technology),据称能使下一代定制芯片的性能最大化和功耗最小化。
IBM在设计自动化大会(Design Automation Conference, DAC)上介绍说,该技术名为“变量识别时序(variation-aware timing)”,预计将缩短多达4倍的定制芯片设计周转时间,该方法瞄准130、90和65纳米节点的专用集成电路(ASIC)。利用该方法,IC设计师能够纠正以往无法被检测到的错误。
“为了保持我们在ASIC领域的领导地位,我们意图站在创新曲线的最前沿,”IBM系统及技术部ASIC业务总监Richard Busch在声明中说。“IBM的全面设计解决方案(start-to-finish design solution)无缝地集成了经过验证的方法、工具和服务,以保证客户快速上市产品。”
变量识别时序目前作为IBM Cu-11(130纳米)和Cu-08(90纳米)ASIC设计套件的一部分已开始供应。