Synopsys公司CEO Aart de Geus日前在DesignCon大会的主题演讲上表示,芯片设计师需要停止孤立地看待问题,而应该发现“系统化”的解决方案,以解决相互影响的功率、时序、面积和良品率。
DeGeus指出了未来电子设计的三大推动力:所得结果的质量、得到结果的时间和成本。其中最新的一大推动力是获得结果所需的成本。他认为,在消费电子巨大的价格压力下,这是至关重要的一条。
De Geus表示,数亿计的新中产阶级消费群将在未来几年内在中国、印度、南美和东欧出现,尽管他们的收入远远低于美国水平。因此,他评述说:“价格将在全球范围内受到极大的冲击。”
为了迎接成本挑战,他说道,随着特征尺寸向130纳米以下缩小,芯片设计师必须面对许多困难,包括功能验证、动态及泄漏功率、信号完整性和良品率。他指出:“关键点在于没有一个问题是相互独立的。没有一个问题能独立地进行优化。那些表现最好的公司就是那些能够系统地解决问题的公司。”