IBM开拓创新,谋求进一步提高CPU存储器密度

IBM公司正在详细开发一种把微处理器存储器容量提高三倍的方法,从而有可能把处理器的性能提高两倍。通过把工艺和电路设计技术结合起来,IBM认为,它可以利用在2008年步入实用的45nm工艺技术,把规模合理的CPU上的快速DRAM容量最多提高到48Mb。

IBM即将推出的Power6 CPU采用8MB SRAM高速缓冲存储器,其竞争对手英特尔公司的Itanium处理器采用了最多18MB的存储器。

“处理器对高速缓冲存储器的需求肯定是如饥似渴,多核处理器的需求量更大,因此,对集成更多存储器的需求变得日益迫切,”IBM公司负责45nm工艺技术开发的总监和著名工程师Subramanian Iyer说,“如果不采用这种技术,那么,一些服务器芯片将无法实现。”

在此间举行的国际固体电路年会(ISSC)上,IBM公司发表的论文将介绍基于65nm工艺的反应时间仅仅为1.5ns、周期时间为2ns的原型嵌入式DRAM。其速度比当今的DRAM要快一个数量级,并且可与微处理器高速缓冲存储器中常用的SRAM媲美。

“为了把24-36MB的存储器设计到芯片上,你需要采用目前的600平方毫米的裸片。采用这种技术,你可以把同样多的存储器设计到300-350平方毫米的裸片上,”Iyer说。

IBM预计要在将来的Power和单元处理器上采用这种技术,并为ASIC客户提供定制服务。“我们将把它定义为标准45nm工艺技术的一个组成部分,”Iyer补充说。

IBM公司把两项技术进步结合起来,从而使这种新的存储器集成技术成为可能。该公司找到了一种把CMOS DRAM所采用的深沟道技术移植到绝缘体上硅(SOI)逻辑工艺的方法。在去年12月的一篇论文中,IBM介绍了能够抑制SOI中浮体效应的技术。“我们整个处理器发展路线图都是建立在SOI的基础之上的,”Iyer说。

传统的DRAM之所以速度较慢,是因为在位线和电容之间采用了检测电压差的感测放大器,而新的电路设计采用了短的位线。新设计所采用的三个三极管微感测放大器让电压电流直接驱动三极管的门栅。

IBM在为高端蓝色基因/L超级计算机定制设计的处理器中采用了嵌入式DRAM技术,但是,迄今为止尚未在大批量生成的计算机中采用该技术。“这绝对是主流应用,我们希望到2008年把它设计到产品之中,”Iyer最后说道。

英特尔和其它芯片制造商正研究利用浮体单元来存储电荷,使之能够替代传统的嵌入式存储器中所采用的电荷存储技术。英特尔公司的主要竞争对手AMD公司与IBM携手,共同开发这种工艺技术可与英特尔公司抗衡的嵌入式DRAM技术。