TriCN加入PCI Express竞争行列

TriCN公司正在用其经过芯片验证的高速I/O技术打入日益增长的PCI Express市场。尽管2.5GHz串行I/O规范向任何设计团队都提出了挑战,但对知识产权(IP)供应商来说挑战尤其严重,他们必须使其IP适应大量的目标工艺,并最少地参与对芯片的最终物理设计的控制。与在先前接口I/O设计上所用的方法相同,TriCN解决这个问题采用的是被称之为TriDL的专有数字信号采样技术。

PCI Express IP可提供成为1、2、4、8、12、16或32条通道的硬件宏单元,这实际上消除了在设计实施一个x1或x4宏单元时可能出现的布线和隔离问题。尤其值得注意的是真正的x1设计。尽管PCI Express起源于PC市场,并由英特尔公司所支持,但是在消费电子设备的架构规划中采用单通道配置的情况日益增多。一个真正的x1单元比专为PC设计的单元要节省很大成本。HSPACE=12 ALT="图1: x1和x4设计中的硬宏,数字电路可减速运行以方便测试。">

该TriCN宏单元提供一个双向物理层,既符合Base Spec Rev 1.0a,又遵守PHY接口架构1.00版。它可与任何符合PIPE和Rev 1.0a规范的媒体访问控制器兼容,不管它们是采用16位还是8位接口。该设计已经过Denali PureSpec验证。

TriDL架构的重要性在许多方面显现出来,TriCN公司的首席科学官Hansel Collins表示。通过把模拟锁相环中的关键电路移到一个数字采样电路中,减少了将IP从一个工艺移植到另一个工艺的许多困难,他说这是因为移植中更突出的是时序收敛问题,而不是模拟再设计问题。

Collins还强调,与现有的PCI Express物理层实现相比,数字方法的体积和功耗都要小很多。不管是在范围很宽的大系统中,还是在成本和功耗很关键的消费应用中,这都是一个重要的竞争优势。

进一步来说,因为TriDL是数字电路,所以它可以大大减慢运行,同时又不停止发挥功能,这不同于窄锁相范围内的锁相环电路。“让测试仪器工作在1.5GHz以上是非常困难的,” Collins说,“因此很难对模拟物理层进行生产测试,因为它只运行在2.5GHz附近。但我们可以简单地通过放慢时钟来减慢TriDL的运行速度,从而可以较低的频率在真实世界的测试设备上进行完整的电路功能测试。”

x1硬件宏单元的完整设计套件于今年6月底上市,该公司表示,用于x4宏单元的设计套件计划在今年第三季度问世。

作者:张国勇