超标量架构CPU的工作原理是将单一指令流送至多个并行处理单元,起初它只在工作站和服务器领域得到应用,现在也逐渐扩展到PC和极高性能嵌入式应用。不过,超标量CPU的极高晶体管数量、复杂的控制电路和高功耗一直到现在都是与手机市场的要求背道而驰的。
受移动无线终端市场不断上升的计算负荷和省电需求推动,英国的ARM公司和日本的Renesas Technology公司正在进行超标量CPU架构的研究。尽管双方最初的出发点非常不同,但看来他们已经得出了相似的结论。
Renesas考虑的主要问题是功耗。“功耗至关重要,因为CPU必须能运行多种操作系统,而这就要消耗更多的CPU功率。但出于功耗的考虑,你需要它们在每一时钟周期运行更多的指令,这可以较低的频率得到更高的性能,”Renesa公司系统级芯片设计组经理Shinichi Yoshioka表示。
align=RIGHT VSPACE=12 HSPACE=12 ALT="图:瞄准手持式系统的超标量处理器">
Renesas设计团队在其新的SH系列内核中添加了第二条执行流水线,该内核仍称作SH-X。Renesas已经确定,更低的工作频率和更低的工作电压带来的效率足以补偿增加的电路复杂性,而且还绰绰有余。
另一方面,ARM主要是从追求更高运算能力的角度出发设计超标量架构,当然它也对密切关注系统功耗。ARM的下一代CPU内核将采用超标量设计,并突破GHz时钟频率门限。
“我们将在2005年同合作伙伴一起推出该内核,预计到2005年底,该内核将非常普及,”ARM负责营销的执行副总裁Mike Inglis透露。Inglis承认,几家ARM现有的授权许可商一直在参与制订下一代内核规范。
Inglis表示,虽然该内核最初可能采用90纳米工艺生产,但它实际上是按65纳米制造工艺设计的。他拒绝透露参与设计ARMXX的合作伙伴,但将他们描述为ARM受许商中的‘第一阵营’。至于是否将该产品称为ARM12,公司尚未最后决定。
该内核的设计大约开始于六个月前,大部分费时费力的工作已经完成,Inglis说。“我们一直在考虑架构问题并对其进行了分割,目前正在向微架构靠拢。为了移动应用,我们需要将ARM架构的性能提高到一个新水平,”Inglis强调,性能的取得不应以牺牲电源效率为代价。
“现在的问题是到了2005年,人们想在移动平台上做什么？当然不会是步PC模式的后尘,”他表示,“我们已看到相机手机在欧洲兴起,但在日本唱主角的仍然是多媒体功能丰富的产品。”
除了转向超标量架构之外,为了在下一代内核中同时管理功耗和性能,Renesas、ARM及其它供应商正竭尽全力。拿ARM来说,其设计团队正采用软硬件结合的方式来管理ARM1176JZ-S内核的功耗,该内核定于2004年中期完成。
在硬件这一级,它采用箝位和电平转换技术以确定将该内核关闭并使高速缓存器处于最低维持水平的“电压区域”。ARM透露其正同EDA公司合作,以便他们的工具能支持这些特性。
与此同时,在ARM的授权许可伙伴摩托罗拉公司里,设计人员正采用一系列硬件技术来实现该目标。一种做法是更多地采用高门限电压晶体管,因为它们的漏电流比更快的低门限晶体管要小些。根据摩托罗拉先进系统级芯片架构团队经理John Vaglica的估计,在下一代与ARM兼容的Jupiter内核中,他们将大漏电流的高速低门限晶体管仅用于对速度有严格要求的通道,因此使这种晶体管的门数不到内核内晶体管总门数的10%。
为防止性能降低,摩托罗拉采用后偏置和精准偏置技术,确保低漏电流晶体管与低门限晶体管的性能相近。公司正在进行对存储器阵列实施门控的研究以使其漏电流接近于零,并力争找到电压降至0.9 V时数据仍不丢失的方法,Vaglica表示。
Renesas重新打造其存储器子系统的方法是允许只激活部分存储器模块的预解码。为将漏电流降至最小,Renesas还改用了精密量化的时钟门控技术,并且采用了两种待机模式,Yoshioka介绍。
芯片架构设计师正着手在宏架构这一级解决功耗和速度之间的矛盾。根据ARM公司Inglis的介绍,下一代ARM内核只是其针对嵌入式应用所采取的两种措施之一；其另一个举措是与NEC Electronics携手研究对称多处理技术。“ARM对多处理技术很感兴趣,它是解决问题的另一个手段,”他说。
作者:凯安森、蔡培德
京公网安备 11011202001138号
