自动功能分析工具可大幅削减验证时间

擅长预测分析的EDA公司Atrenta近日推出了一个全自动功能分析解决方案Periscope,它能大大削减IC设计工程师花费在复杂系统级芯片(SoC)验证过程中的时间与精力。Atrenta的Periscope能够在前端寄存器传输级(RTL)开发周期就验证和预测后端设计问题。

Periscope可帮助工程师快速决定他们的RTL描述在功能上是否正确,并且毋需反复进行费时的仿真和分析就能解决所有问题。Periscope是对 Atrenta已有产品SpyGlass的补充,后者是预测结构分析的工业标准技术。

随着0.18微米以下芯片的开发成本超过数千万美元,设计工程师必须找到一种经济可行且可供选择的设计方法。Periscope在RTL级的预测功能分析是一种降低越来越严重的复杂SoC上市时间风险的有力方法。

Periscope发展了Atrenta处于领先地位的预测分析技术,它能够发现设计中的结构问题,从而识别出复杂SoC的功能设计问题。Periscope是一种预测性验证方法,它通过对前端RTL进行功能分析来预测设计缺陷。

通过识别出未被发现的、深层的、难以发现的功能问题,诸如在RTL设计过程早期出现的时钟错误、无法遍历代码及三态总线冲突,Atrenta毋需冗长且昂贵的仿真就能捕获功能设计错误。

Periscope还将功能分析的优势带给了从事VHDL、Verilog和混合语言设计的主流RTL设计人员。尽管数量更庞大的设计人员参与到设计周期早期的验证与调试过程中,但这种方法能够确保更为精确的和无问题的设计。它还允许芯片级验证工程师完成与系统级设计师的RTL级设计交接。

“已经过实际验证的SpyGlass Predictive Analyzer在发现RTL级的各种设计问题方面非常有效,而且我们的客户也在寻找这种自动功能分析工具,它能够查出影响一次流片成功设计中的难以发现的复杂问题。”Atrenta 市场营销部副总裁John Rizzo介绍道,“而目前市场上的解决方案不仅难以使用,而且需要验证专家才能操作。Periscope是一种强大的自动化解决方案,它满足了用户的以下需求,即在非常少的用户干预下就能提供很稳定的结果。Periscope可在各种项目中广泛地使用,以使得每一个RTL设计工程师都能完全确认其RTL设计和改善验证效率。”

功能分析性能

由于使用一个基于声明的验证引擎来做功能分析,Periscope在业界最全面的结构化时钟域交叉(CDC)分析功能中又增加了先进功能算法。由于信号交叉时钟域需要同步装置,Periscope能够自动查找和报告丢失或错误的同步装置。Periscope还能探测其它复杂的时钟问题,例如不正确的多位CDC信号编码、重收敛信号及快慢时钟交叉的保持时间问题。

除CDC分析之外,Periscope还将先前的技术与仿真结合起来去检查诸如总线抢占、控制总线同步化、未初始化存储器和同时置位/复位等问题。它提供有限状态机(FSM)功能验证,包括寻找不可达状态、死锁状态及停滞状态转换。它还能探查死代码并且使三态总线和事件声明功能生效。

Periscope的CDC分析能在整个芯片上进行。不象其它的产品仅能用于模块级, Periscope能够应付大门数芯片,从而通过立即检验整个SoC节省时间并且增加成功几率。

统一的设计环境

所有用于DFT、约束分析及低功耗优化的Atrenta高级分析技术都能在一个通用用户界面和统一平台上一起运行。这是首次实现在RTL级进行全面有效的设计和验证。

通过让RTL设计者在前端设计过程中预测并解决下游设计问题,Atrenta极大地改善了复杂SoC设计和样片的经济问题。一旦识别出一个问题,Periscope就解决了功能分析的一个主要挑战,它帮助设计人员发现问题的根本原因并在RTL级加以修补。Periscope几乎不需用户参与就能进行功能验证,这为RTL设计人员打开了一个全新的自动化功能分析局面。当与Atrenta的SpyGlass预测分析仪配合使用时,设计小组能够给Periscope添加新的用户检查功能以验证RTL级的各种时钟同步及其它结构。

支持OVL声明

Periscope工具支持Accellera标准开放验证库(OVL)声明,包括FIFO溢出和下溢、握手检查及范围检查。Periscope平台还将支持其它的流行声明语言,例如Atrenta计划在不久的将来提供的PSL。

供应情况

Periscope可在Solaris、HP-UX 和Linux平台上运行。单一时限授权费起价为5万美元。

作者:胡萍