Nassda公司发布最新版时序与串扰分析工具

Nassda公司已经发布5.0版HANEX,这个电路级时序与串扰分析工具将用于130nm以下的定制数字设计。新版本的亮点包括分层时序分析、增强的后布局电路识别以及支持更多不同类型的定制电路。

HANEX采用一种动态与静态混合的方法来自动识别百万单元定制CMOS数字设计的关键路径,包括串扰效应对信号时序的影响。HANEX既能弥补纯静态分析方法的不足,又能满足更高精度的时序分析要求,从而确保芯片在最新的纳米级工艺下投片成功。

新增的分层时序分析(HTA)功能可以灵活地描述电路级模块的特征,从而创建能被用于较高设计验证层次的时序模型。因为采用了电路级模块和预特征化时序模型,HTA显著提高了HANEX的性能和设计容量。为了保持Spice级的分析精度,HANEX可以自动采用时序模型的相应Spice网表视图来计算延时。

HANEX的后布局电路识别功能使复杂设计的逻辑验证变得非常容易。这种新的拓扑匹配功能首先接受用户提供的电路图,然后在后布局网表中自动识别它们,最后采取适当措施来识别关键路径。这项易用的功能可以减少设置分析工具的操作,从而节省宝贵的验证时间。

5.0版HANEX扩展了支持的定制电路类型,包括复杂时钟网络和差分电路。增强的时钟网络跟踪和连续逻辑识别能力与Nassda用于动态时钟仿真的技术相结合,能够确保在时序检查时的延时计算达到Spice级精度。此外,识别算法已经针对MOS器件中的信号方向做了改进。

“Elixent公司致力于为SoC和ASIC开发人员提供最低功耗、可重编程的算法解决方案。当我们采用纳米级技术进行设计时,如何实现精确、快速的时序分析变成一个艰巨挑战。”Elixent公司高级验证工程师Dan Wilkinson表示,“有了HANEX的混合分析引擎,我们能获得动态的精确度和静态的性能。我们正期待在下一个产品设计中采用HANEX。”

“Netlogic微系统公司正在采用纳米级工艺设计面向网络和通信设备的处理器。”Netlogic公司工程副总裁Dimitrios Dimitrelis表示,“HANEX的混合技术整合了Spice级的精度与高速性能,可以提供Netlogic所需的时序分析分平。”

“对于领先的定制数字设计,一个有效的验证方案除了提供电路级的快速精确分析外,还必须具备分层能力。”Nassda公司首席执行官Sang Wang表示,“我们非常高兴能与Elixent和Netlogic这样的客户紧密合作,响应他们的需求,并帮助他们成功出带。”

HANEX 5.0现已供应。分层串扰分析工具将在2004年第三季度提供。根据具体配置情况,许可费用的起价为72,000美元。HANEX可以运行于Sun Solaris、HP-UX、微软的Windows NT/2000/XP以及Linux平台。