台湾联华电子与Synopsys日前共同宣布推出一种90纳米参考设计流程,该流程经过最佳化,可用于低功率系统级芯片(SoC)设计。经过验证的RTL-to-GDSII设计流程以Synopsys公司的Galaxy设计平台,ARM Artisan SAGE-XTM标准组件设计单元数据库和联华电子的90纳米工艺为基础。它解决90纳米情况下的泄漏功率消耗的问题,并提供了进阶可制造性设计(DFM)功能,有利于加快产量扩增和降低开发成本。
“与电子设计自动化的领导厂商例如Synopsys公司等合作,提供经过硅验证的参考设计流程,以克服在纳米制程上遭遇的系统单芯片设计挑战,联华电子认为是一件非常重要的事。”联华电子IP研发与设计支持部主管刘康懋表示。”这项与Synopsys公司合作的最新研发成果是经过特别设计,使客户能受益于两家公司的专门技术,帮助客户以较少的时间与较低的风险,达到首次试产即成功的结果。”
该参考设计流程包括许多Synopsys公司的Galaxy Design Platform所具有的低功率和可制造性导向设计革新,包括用来在芯片布局规划阶段时,设计电力布局图的电力网络整合(PNS)和电力网络分析(PNA) 产品。其它芯片布局规划功能包括利用具实体设计阶层概念的全区布线进行虚拟芯片布局规划,虚拟时序最佳化和利用自动设计阶层检测来进行宏布置。设计者可利用这些进阶功能建立一个最佳化的原始芯片布局图,从而引导他们进入实体电路合成与位置配置及布线的下一个设计阶段。遵照此布局图,设计者可获得较快的时序收敛和避免设计反复迭代。该参考设计流程也具有多阈值(Multiple Vth)最佳化功能,可利用现有的联华电子90纳米多阈值库以减少泄漏功率。另外,该流程支持进阶信号完整性功能,可执行重要的电子移转(EM)和电压降(IR)分析以避免在90纳米及以下制程的设计失误。
“我们与联华电子的紧密关系有助于确保该参考流程满足那些处理面向制造和生产的功率最佳化和设计方面出现的90纳米流程设计问题的最高端设计人员的需求,”Synopsys公司的策略市场开发部副总裁Rich Goldman说。”这一合作关系建立在联华电子的先进技术和Synopsys公司的专业服务以及成熟的专门技术基础之上,旨在为设计者提供一条设计半导体的最优途径,从而改善产品质量并加快产品的上市。”
Synopsys公司在新的90纳米参考设计流程中引入了几项新的DFM功能。例如,增加了时序驱动的虚拟金属布线嵌入功能-专为满足联华电子的金属密度要求,同时可维持时序收敛,以及自动冗余导孔 (VIA) 和 导孔群(VIA farm)嵌入功能。这些新的DFM功能可帮助设计者改善可靠性并在Synopsys公司的布局与布线解决方案中得到支持。
京公网安备 11011202001138号
