Cadence设计系统公司日前宣布,其First Encounter全局物理综合技术(GPS)产品在DesignCon 2005技术大会上赢得了国际工程联合会(IEC)关于ASIC和IC实现的Design Vision大奖。
Cadence的First Encounter GPS将硅片虚拟原型技术和第二代全局物理综合技术整合到一个单一的为大规模片上系统设计进行优化的环境。基于Cadence Encounter数字IC设计平台在市场上的地位,First Encounter GPS利用Encounter RTL Compiler的集中全局综合方法即使在设计非常大的芯片时也能够快速达到时序收敛。因而它支持高端产品象图形,网络和处理器应用中常见的快速设计和组装高密集集成的IC。First Encounter GPS支持RTL-to-placed gates和netlist-to-placed gates的设计流程。
目前业界已有100多项已经出带(tapout)或正在进行中的90纳米设计,以及进行中的多项65纳米设计项目,First Encounter GPS为高端产品的芯片设计提供了生产验证成功的途径。
京公网安备 11011202001138号
