应变硅成为提高晶体管速度的主要途径

2005年12月08日

鉴于高k介电材料明显落后于45纳米节点技术,今年的国际电子器件会议(IEDM)聚焦第二代应变硅技术,将其视为提高晶体管速度的主要途径。技术专家还将探讨提升晶体管性能的其它新方法,包括金属门电极和混合晶体定向技术。

此外,IEDM将重点讨论一些新兴技术,如索尼公司的磁阻存储器Spin-RAM,该器件利用电子的旋转力矩实现了2纳秒访问时间。

就在一两年前,业界曾认为高k栅极氧化物会在2007年达到应用高潮,而最早一批制造商也将在那时开始着手制造65纳米半间距和栅极长度在30纳米范围的晶体管(有时被看作是45纳米节点)。随后研究人员意识到高k氧化物需要金属栅电极,而金属栅电极的理想制造方法是将两种不同的金属协调沉积在NMOS和PMOS晶体管上。在对这些金属经过一番探索后,研究界觉得这样做很困难,于是把注意力转向其它方案,试图通过一种硅化工艺把渗杂的多晶硅转化成一种中间能阶(midgap)的金属。后来一些公司意识到,金属栅可以和氮氧化硅一同使用来降低多晶硅损耗,而不是同高k材料一起使用。

在2005年IEDM上,英特尔公司的研究人员将介绍一种包含全硅化(FUSI)镍电极的45纳米节点技术。这种由FUSI生成的金属将同单轴应变硅沟道(英特尔在90纳米节点首次实现了这种沟道)相结合使用。

这种全硅化电极提高了电荷密度,同时应变硅增强了载流子迁移率。英特尔称这种补充效应使其性能较传统与氮氧化硅一起使用的多晶硅栅电极提升了20%。

图1: 为了避免使用SOI晶圆,IBM
利用固相外延(SPE)将100和110
硅结合在一起。

英特尔的一位发言人拒绝透露公司是否会采用FUSI电极进行批量生产。但20%的驱动电流改进(对NFET器件来说是1.75微安/微米；对PFET器件来说是1.06毫安/微米)正是大多数致力于将晶体管工艺缩减到更小节点的公司所期盼的性能提升。

这看起来是FUSI进入英特尔公司工艺发展蓝图的一个绝好时机,事实上也的确如此。早在今年6月中旬,在日本京都举行的2005年超大规模集成电路(VLSI)技术大会上,英特尔就声称它已经发现了一种高k和沉积金属栅的组合,能够满足其45纳米节点标准,该技术有可能在今后的两年半左右时间内投入实际生产。

在今年的IEDM上,来自AMD、IBM、索尼和东芝公司的研究人员将介绍了一种采用多种技术来应变硅沟道的工艺。这些人目前共同在纽约州IBM半导体研究和开发中心工作。IBM及其合作伙伴或许已经开发了一种能够提高性能的商业化可靠方法,而相应增加的复杂度也处于可接受的水平。利用其标准的65纳米工艺(已经包含了双氮致应力衬垫),这个团队加入了额外的应变源,包括在PFET源/漏极区域生长的外延硅锗,它类似于英特尔的应变硅方法。该团队开发了NFET中的应力记忆技术,即在源/漏极区域退火处理之前将一个氮层放在栅极上。这些区域在退火期间会重新结晶,从而引入应力。当氮层在随后的退火工序中被去除后,应变力仍然保存下来。

该IBM团队声称它已经开发了一种低k材料,在应变诱导工艺下能持续作用,从而使65纳米工艺的导线延迟明显减小。

另外,东芝的研发团队将报告一种合并两种应变硅形式的45纳米节点工艺,它把双应力衬垫和位于漏/源极区域的沉积硅锗(SiGe)相结合。如同英特尔和IBM的进展一样,东芝的研究工作避免将高k介电材料引入栅氧化物,而是坚持使用经过反复验证的氮氧化物(SiON)。

东芝公司位于日本川崎的先进LSI技术实验室则研究了一种k值约为25的铝酸镧(LAO)材料。LAO膜采用一种高温激光溅射方法进行制造,因而在高k材料和硅基底之间不会产生任何可以观察到的氧化分界物。

LAO介电材料的电气氧化物厚度只有3埃,与SiON相当,其栅极漏电流仅有0.1 A/cm2。但是,东芝的研究人员发现电子迁移率与SiON相比损失了大约40%,尽管他们推测通过优化退火处理工艺可以改善迁移率。

混合表面

另一队IBM研究人员将混合定向硅加入到65纳米硅工艺中,可将PFET的速度提高35%。该团队的突破在于直接把不同方向的硅邦定在一起。

几年来,IBM公司一直在IEDM和其它会场上展示其混合定向技术。这项工作的动力来自众所周知的一个事实,即PFET在所谓的110硅中运行更快。这涉及复杂的工艺,从绝缘体硅(SOI)晶圆开始,到生成具有不同晶体方向的外延硅。尽管100定向和110定向硅的组合能够产生快速CMOS器件,但做到这点需要一个多步骤的工艺。

该团队的直接硅邦定技术把NFET集成在100硅表面,把PFET集成在110定向硅上,然后采用固相外延(SPE)把NFET区域中的晶体方向从110转到100。通过把NFET置于100硅表面并把PFET放在110硅上,直接硅邦定方法将环振荡器的性能提高了20%,IBM表示。性能的提高大部分归功于PFET,其速度在110硅上提高了35%。

另外,由日本政府支持的Mirai-Aset研究联合会将介绍用绝缘体硅锗材料制造的FinFET,该方法采用了双轴应变技术。这种结构比较厚,其高度几乎是宽度的两倍,从而使得将在平面器件上奏效的应变技术原封不动地运用到更垂直的多栅器件中不太实际。