台积电导入65纳米工艺,首批芯片12月产出

台积电(TSMC)日前在美国硅谷,向超过400家集成电路设计公司介绍了该公司的Nexsys 65纳米工艺技术及服务,首批客户芯片也将于2005年12月产出。

台积电的65纳米工艺技术是一个集成性的系统级芯片(SoC)平台,为客户提供涵盖多样应用层面,密度更高、体积更小的芯片制造服务,同时又具备了更高性能、更低耗电以及更低成本等特色。与台积电的90纳米工艺相较,客户使用65纳米工艺技术进行设计时,所能放入一个芯片中的逻辑门(logic gates)数目将提高至两倍之多。估计在一片12英寸晶圆片上可以放入超过7,500亿颗晶体管,能够为客户提供更有竞争力的成本优势。

与台积电90纳米工艺技术相较,台积电65纳米工艺技术标准组件的密度增为两倍,六晶体管存取内存(6TRAM)的组件面积减少一半,不到0.5平方微米；单晶体管存取内存(1TRAM)的组件面积则缩小为65%。此外,晶体管闸极氧化层(gate oxide)的厚度亦大幅缩小,能进一步提高晶体管效能。

以台积电65纳米与90纳米泛用型工艺技术相较,65纳米通用型工艺技术晶体管速度快上50%,同时,待机功耗(Standby Power)也减少20%。

台积电于2004年4月成功使用65纳米工艺技术产出静态随机存取内存(SRAM),并且通过功能验证。随后,包含Altera公司等多家客户,便开始投片试产,现已成功产出多种逻辑与内存芯片并进行进一步的功能验证中。接下来会有更多的客户使用此65纳米工艺进行设计,并于今年下半年起投片试产。

台积电将于其晶圆十二厂及晶圆十四厂两座十二?季г渤б?65纳米工艺技术为客户生产芯片。2005年12月将先针对客户需求,提供低耗电量(Low Power)的65纳米Nexsys工艺量产服务。而高速(High Performance)及通用型(General Purpose)的工艺技术将于明年依序推出；绝缘硅(silicon-on-insulator, SOI)以及超高速(Ultra-High Performance)工艺技术则预计于2007年推出。所有不同产品应用的工艺都将同时提供逻辑以及混合信号工艺,也可以搭配嵌入式内存工艺技术。