台积电最近公开了一项全新的业务发展策略,旨在承担日益增加的设计、制造和测试先进半导体器件的艰巨任务。与此同时,台积电也已公开宣布,它们已经制造出了65纳米测试芯片。
台积电的‘平台’方案旨在解决芯片设计和制造之间的脱节问题,这个问题随着近年来向130纳米和90纳米工艺设计规则的转移而变得更加严重。此外,它也已被业界认为是造成目前半导体工业重组的一些基本变化的根源,从全定制芯片设计数量的减少,到新兴芯片设计公司风险投资的缺乏。
在过去的研讨会上,台积电已经在有关工艺技术讨论中提出了如何去解决‘从设计到制造’问题的建议。今年,可制造设计将成为中心议题。
“提供制造和设计服务已经成为被我们称为‘平台’的整体解决方案,”台积电品牌管理总监Chuck Byers表示,“未来要想在市场上获得成功光有工艺技术是不足够的,而必须依靠一个融合后端、组装、测试、封装和库的集成化环境。”
最新的指导规则
台积电将针对他们最先进的工艺技术推出一套新的设计指导规则,特别是在0.13微米和以下工艺上。某些结构化设计规则“对于保证一定的成品率是绝对必须的,而另一些规则是建议性的,”Byers说。
由于公司准备公布制造基于65纳米规则芯片的计划,因此平台设计策略也将很快随之推出。台积电最近已宣布它们制造出了65纳米的SRAM模块,并计划在2005年底开始制作此工艺节点的低功耗器件。而高速版本要到2006年上半年才能出来,然后在该年第四季度推出通用工艺模块,Byers说。
目前台积电最先进的芯片是基于90纳米设计规则的,它将在下半年进入量产阶段。
作者:凯安森
京公网安备 11011202001138号
