随着60GHz免许可频段日益流行,以及CMOS工艺现在能实现更快的器件,这为采用主流CMOS技术制造60GHz无线电提供了极大的机会。在2004年国际固态电路会议上公布的结果显示,0.13微米NMOS晶体管的工作频率最高可达135 GHz,而且通过精心设计和布置有源及无源器件,标准数字0.13微米CMOS技术能够工作在60GHz。
随着工作频率接近CMOS工艺的极限,精确的建模因性能余量的减少而变得更加关键。最近,一些公司已经展示了工作频率达65GHz、用于固定偏置点的高精度、宽带小信号CMOS模型。这使得用CMOS设计低噪声放大器等线性电路模块成为可能。目前,工作频率达65GHz的CMOS压控振荡器已经问世,而且相关的高Q值LC振荡器或传输线振荡器正在这些频段接受测试。
混频器是另一个关键模块,它会极大影响整个设计及系统性能。对混频器等非线性电路进行优化要求对有源器件在整个频率范围内的非线性特性有精确的了解。
目前,业界已经开发出大信号CMOS晶体管建模方法。考虑到高频效应,它采用额外的寄生参数扩展了标准的低频MOS模型。这是采用用于本征器件的核心BSIM模型来实现的。
在毫米波区段,我们很难获得高增益CMOS放大器,因此对毫米波CMOS混频器的噪声要求是非常严格的。对于工作在这种频率范围内的CMOS混频器,它还需要一个低变频损耗的低本地振荡器(LO),因为我们很难从CMOS器件上获得高LO功率。
低噪声的设计目标加上毫米波CMOS建模的难度,限制了复杂混频器拓扑的使用。吉尔伯特(Gilbert)单元混频器是众多低GHz CMOS设计的主流,它非常复杂而且需要一个差分LO,因此简单的架构可能是首选。由于标准数字CMOS工艺不能制造低损耗二极管,因此人们正在探索双栅极或单栅极混频器拓扑等替代解决方案。
双栅极混频器的核心是两个共基共射连接的等宽NMOS晶体管。这种配置很适合于MOS技术,因为两个FET可以共享漏极和源极,从而减少在这个浮动节点的电容。共源器件的栅极由一个RF信号驱动,其跨导是由施加到共基共射晶体管栅极上的LO信号调制的。这种混频器不仅结构紧凑,而且还能提供RF与LO之间的内在隔离。只有当晶体管被偏置于线性区域时,由漏-源电压变化来调制跨导才是有效的。不幸的是,60GHz CMOS晶体管的有限增益减少了这种混频架构的变频增益。
一般而言,有源栅极驱动混频器在最小的LO功率上可展现出最佳的变频增益及噪声性能。对于标准的CMOS工艺,当晶体管处于接近门限电压的栅极偏置点时,其跨导可以由VGS电压的变化来进行有效调制。不过,所有单器件混频器都需要混合电路或功率合成电路来整合LO与RF信号。因为工作频率高,混合电路很容易用CMOS工艺集成到片上。非线性器件模型和传输线电气模型可用于设计及优化由两个单栅极混频器与一个90度支线混合电路组成的混频器拓扑。最后,混频器利用一个58GHz的本振信号从60GHz下变频至2 GHz。
作者:Sohrab Emami、Chinh H. Doan、Ali M. Niknejad、Robert W. Brodersen
加州大学电机工程与计算机科学系伯克利无线研究中心
京公网安备 11011202001138号
