据参与系统级芯片在线研讨会的业内专家表示,芯片公司在给定的工艺技术下实现设计时,必须考虑平台、性能、面积、功率、掩膜成本及上市时间风险。
Altera公司技术副总裁Francois Gregoire声称,曾经相对简单的设计任务在工艺迁移到90纳米后变得相当复杂。需要考虑的方面包括低K介电质材料的使用、影响性能及待机功耗的多工艺参数,这也成为设计功率预算中日益增加的部分。
“因此,90纳米的采用落后于130纳米达三年之久,” Gregoire指出。 他表示,在65纳米工艺点,泄露电流持续上升而互连尺寸恶化,情况将更为复杂。由于没有193纳米步进器的替代物,65纳米光刻也问题重生。Kawasaki Microelectronics公司产品营销及发展部总经理Hisaya Keida发言说,从150纳米转向130纳米时,刻线成本成倍增长,在90纳米工艺节点上有可能再翻倍。同时,晶圆成本也比130纳米上涨了一倍多,90纳米的费用将更为高昂。
这些言论意味着,用户必须挑选适当的技术来匹配他们的设计容量及规模。Keida表示,一个重要的考虑是FPGA较之ASIC更易获得设计青睐。“但随着门数量增加,单位门的FPGA价格远远超出ASIC,”他指出。
因此,他认为,在设计门数介于250,000~500,000门之间时,FPGA是一个很好的选择。他还表示,在250纳米及180纳米工艺上实现ASIC费用更廉价,灵活性也超过FPGA,此外所需功率也较小。
京公网安备 11011202001138号
