Cadence最近宣布对其定制芯片设计(custom chip design)工具Virtuoso进行重大升级,提供更快的模拟速度,改进与该公司的数据库的链接。
Virtuoso面向进行模拟、RF、存储器和定制高速数字芯片的设计人员。和Cadence最近推出的数字布局与验证平台Encounter和Incisive一样,该公司将Virtuoso称为“定制设计(custom design)”平台。
Cadence负责现场解决方案(field solution)的副总裁Felicia James透露,改进了模拟功能,去年没有FastSpice,现在加入了VHDL-AMS 模拟/混合信号支持。James透露,尽管现在Spice的速度快了3倍,FastSpice仍然比Spice快1000倍,精度为3%。
同时,定制芯片布局快了一个数量级,采用设计规则驱动,并具有布局规划(floor-planning)功能。??作为升级的组成部分,Neolinear将提供进行进行改变尺寸(sizing)、放置模拟单元以及进行布线的工具。此外,Agilent的RF设计工具将在明年年初与Virtuoso形成一套完整的设计流程。
京公网安备 11011202001138号
