Bluespec Compiler增加验证声明综合功能

新兴公司Bluespec宣称为芯片设计人员提供一种新功能,即将SystemVerilog验证声明综合进Verilog 1995 RTL代码中。然后,该代码可以被读入验证工具,或用于在ASIC内部创建调试硬件。

该公司已推出的Bluespec Compiler可以将SystemVerilog设计声明综合进Verilog 1995 RTL。现在,它又增加了验证声明。Bluespec公司宣称,这是第一款能够真正综合验证声明、而不是让它们原封不动通过的行为级综合工具。

由于验证声明不是设计的组成部分,因此人们不太清楚为什么设计师要综合它们。Bluespec公司总裁兼首席执行官Shive Tasker认为存在几个潜在的理由。其一是生成的Verilog 1995代码可以被尚不支持SystemVerilog声明的仿真器、模拟器、加速器和其它验证工具所读取。

另一个理由是综合后的声明更容易调试。“我们能够让那些声明直接与配置状态寄存器对话,因此你可以存储数值并在日后读取它们。”Tasker解释道。这样,声明就可用作监视器,能够在状态寄存器中存储数值,并读取它们。

Bluespec行销副总裁George Harper指出,在某些情况下,验证声明可以在ASIC中作为硅被硬化。例如,设计总线接口的工程师可以编写一段声明,描述其它系统组件如何与总线接口通信。“由于将声明综合到RTL,因此你可以把声明留在ASIC中。芯片本身可以标记它是否被正确连接,”他说。

从验证声明产生的硬件可以采用组合逻辑的方式,或者如果是在多个时钟周期产生的临时声明,那么硬件可以是触发器的形式,Harper介绍道。然后,这些硬件被连接到配置状态寄存器,以便读取结果。

Bluespec现在可以提供新的验证声明综合功能。Bluespec Compiler大约有50至60个用户,但该公司没有披露定价。

作者:葛立伟