可制造性设计需要新类型的工程全才

随着IC设计、光掩膜与代工步骤之间的交流鸿沟不断扩大,传统的芯片生产模型正在瓦解,设备制造商和EDA供应商在最近举行的Bacus光掩膜技术研讨会上警告道。

这种鸿沟威胁着下一代芯片设计的成功率和良品率,因此急需突破性的可制造性设计(DFM)解决方案,他们表示。它还需要更全面的新型工程技术人才,一位Bacus的与会者建议道。

迄今为止,DFM还达不到人们的期望,即把设计师、掩膜制造商和代工厂经理带到相同的平面上,Bacus的与会者表示。“更小工艺节点的良品率也更低,而且良品率的可预测性正在逐渐下降,”Cadence设计系统公司纳米分析和验证产品部总监David Thon在研讨会期间的一次采访中发出警告。

为了修正芯片生产模型,光刻软件供应商ASML MaskTools公司总裁兼首席执行官Dinesh Bettadapur提出了一个人力资源解决方案:雇用并培训更多“高且胖”的工程师。

Bettadapur认为典型的IC制造商不是一个统一的组织,而是一个被他称为“Silos R U”的分立实体。传统的芯片制造商分为三个“仓”(silo):设计、掩膜制作和代工厂。在每个仓中,工程师和相关人员都非常专业。ASML的CEO用非常形象的词汇“高且瘦”来形容他们。

芯片制造商现在要求DFM工程师能够跨越仓到仓进行交流。实际上,高且胖的工程师是指他们接受了各个方面的培训。“我们需要降低位于设计与制造之间的那堵墙,”Bettadapur表示,“而这将需要新类型的工程师。”

“当然组织内仍然需要技术专家或高且瘦的工程师,”Bettadapur说,“因为高且胖的DFM工程师不会在一夜之间出现。”

但不要犹豫去重新培训专业的工程师,特别是芯片设计师,一些人建议道。

“光刻工程师正在逐渐向掩膜制作和EDA等上游领域转移,但EDA工程师要向下游领域转移就比较困难。”Sigma-C GmbH公司技术行销总监Bob Naber表示。Sigma-C是一家为光刻和相关设备提供仿真和分析软件的开发商。

Naber表示,代工流程的瓦解开始于20世纪80年代,那时集成器件制造商(IDM)开始向商业代工厂和光掩膜工厂外包他们的芯片和掩膜生产。在0.25um工艺时代,芯片生产向亚波长光刻的转移加剧了这种瓦解过程。

虽然外包有它的优势,并一直有它的市场,但芯片生产模型的瓦解威胁着亚100nm的制造, Bacus的与会者表示。其结果是,业界必须重新整合,并通过芯片制造商、掩膜工厂与EDA供应商之间的合作关系工作在一起,光掩膜技术咨询机构Rygler and Associates公司总裁Ken Rygler表示。“我们正处在一个重新整合的时代。”Rygler说,“人们无法靠他们自己解决问题。”

作者:马立得