新思“拓扑”工具改善布局后时序和面积

新思科技公司最近推出一种“拓扑”技术,据称该技术可使得Design Compiler 2005逻辑综合工具无需使用线载模型。这可说是对EDA行业中使用最广泛的产品之一做出的根本性改变。

这项可选功能据称可以在RTL综合过程中毋须考虑物理设计就可以更精确地预测布局后的时序和面积,而且无需使用布线负载估计。新思科技是通过将布局和优化技术引入Design Compiler来实现这种拓扑技术的,新思科技负责RTL综合的市场总监Gal Hasson表示。

“我们已经将物理智能引入到综合引擎内部。”Hasson说道,“某些层次的布局在Design Compiler内部进行,因此我们能够预测在物理设计阶段实施的一些优化效果。”

他补充道,预测结果非常接近于布局后的结果。在一个被新思科技引用的客户实例中,时序和面积估测值分别在实际布局后时序的4%和1%之内,精度分别提高了9倍和6倍。

唯一的不足是综合的运行时间稍微有些长,Hasson指出,但只有几个百分点。由于物理设计流程有所缩短,因此整个IC设计时间并没有明显变化。

图1:“拓扑”技术取消了Design
Compiler 2005中的线载模型。

这种新功能是需要的,Hasson解释道,由于线载模型精确度差,因此有太多的客户仍在使用令人厌烦的时序约束,而这会导致更大的单元和面积。相反,有些用户使用乐观的甚或是零时延的线载模型,最终付出的代价是在综合和物理设计之间进行多次反复。

不过,Design Compiler 2005与物理综合不同。诸如新思的Physical Compiler这样的物理综合产品交付的是网表,而Design Compiler不是。Hasson指出,虽然Physical Compiler对于物理设计师而言是极为成功的,但它的确需要物理设计专业技能。

另一方面,Design Compiler拓扑功能的目标客户是RTL设计师,并且不需要任何物理设计专业知识。而且除了增加Physical Compiler和下游实现工具所使用的相同的物理库之外,不需对设计流程做任何更改。

新功能不需要使用新思的布局和布线工具,这也正是最大的优势所在。“这是我们用于内部优化和做估测的工具。”Hasson说道,“我们没有与第三方后端工具有关的任何数据。直觉告诉我们,因为我们是基于实际的物理信息而不是线载模型,因此和其它布局与布线系统的关系也会得到改善。但很显然新思的后端工具将是最好的。”

在产品的第一个版本中该功能是可选的,通过简单的“编译”命令就可以激活该功能。除了编译命令外脚本不需要做任何改变,Hasson介绍。

Hasson还表示,拓扑功能还可改善功率优化和测试。“当Design Compiler权衡时序和泄漏功率时,拓扑功能可以根据精确信息而非线载模型来改善功率优化和测试。”他说道。

拓扑功能将在今年9月份作为DC Ultra包的一部分交付,一年签约许可费用起价为85,750美元。而更基本的DC Expert包则不提供该功能。

作者:葛立伟