专门进行混合语言模拟、硬件加速器和原型验证工具的Aldec公司日前获得一项新的美国专利。这种专利技术自动将ASIC设计转换为FPGA器件,由Aldec公司创始人Stanley Hyduke博士和硬件部门经理Slawomir Grabowski共同开发。这种技术能够自动将使用多时钟域和多时钟相关信号的ASIC设计转换为FPGA时钟和信号,同时在FPGA结构中保持原来的ASIC设计功能。
这种时钟转换算法对原始ASIC设计的快速时序分析非常有用。如果ASIC设计输出与转换后的FPGA设计的相应输出不同,那么在原始ASIC中就存在时序冲突。ASIC时序冲突可通过对产生不同的波形信号的信号线进行静态或者动态时序分析进行跟踪。
进行对时间要求严格的ASIC产品开发的公司将从根据这个专利开发的ASIC原型验证软件产品受益。
京公网安备 11011202001138号
