新一代RAM技术目前正在积极开发之中

最近在日本东京召开的VLSI技术论坛上,来自全球主要半导体公司的工程师们提交了20多篇有关新型存储技术(包括磁阻RAM(MRAM)、相变RAM(PRAM)和铁电RAM(FRAM))的文章,文中就如何推动这些新型存储技术的发展提出了很多独创性想法。

来自东芝和索尼公司的研究人员已经开发出了一种只有0.069平方微米的嵌入式DRAM单元,该单元与它们的45纳米CMOS逻辑工艺保持兼容。一个256Kb测试阵列的初期良品率已经达到61%。

该设计专门针对功耗进行了优化,从而得到了一个较长的数据保持时间。这对合作伙伴声称,带有嵌入式DRAM的SoC的功耗只有集成在一个系统级封装中的分立逻辑器件和DRAM器件的十分之一。

为了提高该小单元的电容,在这一瓶形深沟槽单元中采用了一种铝氧化物电介质。开发一种与先进逻辑工艺兼容的嵌入式DRAM阵列可能代价不菲,但东芝/索尼工艺流程在创造了深沟槽结构后继续保持了一种相似的工艺。

FRAM技术是重点

三星电子有限公司的工程师提交了两篇有关铁电存储器技术进步的论文。其中一篇论文的重点是创建一种很薄的锆钛酸铅(PZT)电容,另一篇则致力于尽可能地降低FRAM单元的尺寸和工作电压。

为了在低电压工作时获得足够的感应差限,FRAM必须具备一个相对很薄的PZT膜作为电容。不过,随着与电极的交互,薄PZT膜的性能会逐渐下降。电极通常由一种贵金属的氧化物制成,三星公司采用的是铱氧化物。

三星公司已经开发出一种50纳米厚的PZT电容,工作电压为1.6V。该工艺包括在铱电极和PZT电容之间加入一层SrRuO3缓冲膜。这种方法可以扩展到工作电压小于1V的Gb级FRAM阵列。

图1: 编程通道1

三星公司的第二篇论文提出了一种单晶体管、单电容结构,用于优化单元尺寸。三星研究团队研制的FRAM单元尺寸只有0.27平方微米,工作电压为1.2V。基于0.15微米工艺技术,该单元实现了12F单元尺寸。

MRAM走向90纳米设计

飞思卡尔半导体、飞利浦半导体和意法半导体(三者是Crolles联盟中的合作伙伴)已经开始采用90纳米工艺设计MRAM。它们提交的论文透露,飞思卡尔的双稳开关模式(toggle-switching mode)已经从两年前实现的180纳米水平发展到现在的90纳米单晶体管、单磁隧道结(MTJ)架构MRAM。所谓双稳开关模式就是由一个脉冲序列来回切换两个磁状态自由层。

在4Kb测试阵列中,采用90nm工艺的单元尺寸仅为0.29平方微米。该设计的一个优点就是使得位感应通道与编程通道实现了电气隔离。

一个由东芝和NEC公司共同组建的MRAM工程团队将双稳开关概念在一个带有四层铁电材料的架构中发扬光大。在设计中,这四层材料采用抗铁电方式耦合,与传统的二层铁电材料相比,有望将写电流减小一半。此外,该论文表明,四层方法比传统的二层方法更易缩放。

一些专家相信,单元尺寸缩放是MRAM面临的主要挑战,而相变存储器(PRAM)的发展主要受限于写操作期间改变硫化物材料相位所需的电流。该写电流很大程度上由底层电极触点(BEC)面积的尺寸和均匀分布性所决定,BEC面积也是减小单元尺寸的一个限制因素。三星公司的研究人员采用了一种两步式化学-机械抛光工艺以生成均匀的小环形BEC。此外,三星公司的工程师们还采用了一种更为积极的0.1微米工艺来研制一个带有新触点结构的256Mb测试PRAM。

作者:来大伟