ASIC及FPGA混合语言模拟设计工具供应商Aldec公司日前宣布,将在本月于美国加州举行的设计自动化讨会(DAC)上,不公开地演示其下一代系统级设计工具的功能与特性。
Aldec公司透露,将于第三季度面市的新平台的功能包括对SystemC和SystemVerilog语言的支持,包含高级C++测试平台引擎,支持VHDL、Verilog 2001、EDIF和SystemVerilog的64位模拟引擎,并具备支持断言(assertions)的完整调试环境。
此外,Aldec公司将展示基于该公司的VHDL、Verilog和SystemVerilog混合语言模拟技术和Turbo Spice模拟器的新系统级混合模拟/数字模拟方案,以及其他产品功能。
对于不公开演示感兴趣的客户可以通过Aldec公司的网站登记。
京公网安备 11011202001138号
