|
|
Cadence Design Systems公司宣布在时序优化、布线及ECO布局特性方面增强了其RTL到GDSII实现工具Encounter。
Encounter平台市场副总裁Eric Filseth表示,Encounter 3.2版提高了芯片内单元布线的方式,更好地解决了其间高速信号流动的问题。
此次升级对于大型数百万门芯片速度的改进尤其显著。“我们还显著地增加了虚拟原型的容量和速度,超过5000万门。” Filseth表示。“这种功能增强实际上已进行了数月的Beta测试,并已用于一些非常大型的芯片内。目前Encounter 3.2已开始全面量产。”
同时,Cadence声称还在NanoRoute上添加了工程改变定单模式。“这使时序及信号完整性的修正非常方便,不需移动或对现有线路重新布局。” Filseth说。“通常这种特性用来纠正后期的信号完整性问题,帮助自动产生一个干净的信号完整性设计。”
Cadence还添加了“有用的偏移”能力,允许时钟时序针对专用电路进行局部优化。Filseth说道,两种技术都用于极高端设计以改进芯片性能。
ABB以电气问题解决专家之志，回答未来之问。讲述与中国用户携手开拓创新、引领行业发展、推动绿色转型的合作故事，共同谱写安全、智慧和可持续的电气化未来。
2025世界人工智能大会暨人工智能全球治理高级别会议将于7月26日至28日在上海世博中心和世博展览馆举办，本届大会主题为
工业自动化浪潮席卷而来，设备升级需求激增。作为设备的“心脏”，电源的可靠性直接决定了整机运行的高效与稳定。面对琳琅满目的
微信扫一扫，关注IIANews公众号
微信扫一扫，进入IIANews微网
京公网安备 11011202001138号
