移动电子设备市场的快速发展推动了对系统级封装技术的大量需求。在最终向单片系统(SoC)方法转变之前,系统级封装技术承担了过渡性解决方案的角色。一项SoC设计可能需要高达18个月和巨大NRE费用才能完工,而一项在基底上组装一块或多块裸片、再加上若干分立和无源元件的系统级封装(SiP)设计,可能只需要6到9个月的时间。不过,要将SiP技术推向市场还需克服一些开发和生产方面的障碍。
管理基底的复杂性是SiP创造者要面对的第一大挑战。如果设计得不好,那么很细的布线、中介层(interposer)、嵌入式无源元件、埋孔、引线邦定(wirebond)和倒装片互连都可能使基底的成本变得无法控制,从而导致SiP无法实现量产。当前SiP应用采用的最普遍的基底材料是Getek。
图:狭窄的粘结引线和薄裸片是
与SiP相关的两个主要技术难题。
只有那些具备最新最好设备
及工艺技术的公司才能从事
SiP封装开发。
大多数进入批量SiP生产阶段的模块都是双面板,但下一代应用(特别是移动电话)将采用四层互连或高密度互连。虽然这些新一代模块能够支持小尺寸需求,但相关成本却远高于前几代产品。不过,基于陶瓷的方案将由于其更高灵活性和简便性而使SiP广受欢迎。
消费者购买的是价值,而不是技术。这一点促使移动供应商们在价格基本不变的前提下提供日益复杂的功能。而这样做的结果就是供应商一直在努力寻找能够进一步降低成本的机会。独创性设计和工艺技术的发展已可以将SiP组装在引脚型芯片级封装(CSP)尺寸之下。目前正涌现出来的好几种解决方案都提供引脚型封装,隔离的引脚和走线则采用无引脚型四方扁平或双侧扁平封装。不过,这些吸引人的解决方案目前仍只是纸上谈兵。
在设计SiP封装时,各公司还必须考虑已知良品(KGD)问题。由于最终的产品良品率是通过将所有元件的良品率相乘来估算的,因此任何一个裸片的失败都将会导致成本的大幅度提高。早期的多芯片模块(MCM)成本特别高,因为产品必须在最后组装完成之后才能进行全面测试,因此即便能发现错误往往也已经为时过晚,模块中只要出现一个元件故障,整个模块就要被丢弃。而制造公差和元件参数变化常常导致边际性能(marginal performance)。
今天的SiP产品通过使用良品率更高的更小型芯片来避免KGD问题。此外,新一代SiP器件需要进行写入操作的内部存储器更小,并采用功能已获验证的小芯片(如分立元件)。通过采用以高度复杂诊断方法为中心的优化工艺,晶圆测试合格率得到显著提高(高达90%以上),从而可将KGD的失败率降低到SiP允许的噪声级。即便如此,在速度、数位和地址等方面失败的存储器芯片的替换工作仍在进行。基底首先在装配完成后进行测试(无存储芯片),随后在失败部分被替换之后、封装完成之前进行再次测试。
特别在进行RF设计时,组装一块SiP最困难的挑战之一是裸片粘接工艺(die-attach process)。目前的技术采用70微米或更薄的GaAs芯片,它们会变得非常热因为它们处理的功率很大；此外,它们对引线邦定长度和周围电路也十分敏感。外形尺寸较小的产品(如手机)对SiP制造工艺的要求十分苛刻。
这种工艺必须支持很薄的芯片,它必须具有超过90%的芯片粘接覆盖率、不会污染芯片表面的全倒角(full fillet)、厚度在30和60微米间的粘结线、以及能够疏导裸片产生的1到4W功率的导热性芯片粘接。上述这些芯片粘接要求与严格控制的引线邦定环高度及引线长度需求相结合,导致工艺控制极端困难。因而,只有那些具备最新最好设备及工艺技术的公司才能开发SiP封装。
鉴于这些与SiP制造相关工艺的苛刻性,OEM转而与制造商签约,寻求最低成本下的合适技术。通过将SiP装配外包, OEM现在可以指定一个单独的集成元件代替之前数个带有若干无源元件的分立器件。这个可在多平台实现的集成元件,为OEM带了一定的经济规模,而这又转化成了更低的产品价格。借助转包商装配省去了创建SiP生产线的相关常规开销,而且由于转包商为多家公司服务,因此OEM只需要支付部分生产线费用。当产量发生波动时,OEM不必维护一条不盈利的生产线,从而在供应链上节省了数百万美元。
SiP方法源于利用多芯片模块提供更好的封装几何形状、混合互连、薄晶圆、堆叠裸片、分立元件、无源元件、滤波器、屏蔽以及晶体等,在提高系统性能的同时,利用CSP来调整现有的更小和更轻便的封装外型尺寸。SiP具备基本IC特性,对那些希望以最小投资快速提高至中型量产规模的公司而言,是一个弥补SoC空缺的好方法。
SiP是通过在现有的CSP基础上稍做修改而发展起来的,它可以帮助客户在6到9个月的时间内将产品推向市场。封装公司已经掌握了建模技术来设计、获得和调整复杂的基底、电气和热特性,同时还能够开发不同的封装,以提供封装成本和产品性能的最佳结合。事实上,推出一个合格的SiP可能需要一年的时间,但以创新的方式使用已被验证的技术远比受SoC的束缚更有前景。
SiP及其所有挑战,是向最终的SoC制造转变过程中一个可行的过渡性解决方案。只要上市时间和生产成本仍然是人们关注的重点,那么SiP就将继续发展壮大成为主流技术。
作者:Shafi Islam
工程副总裁
Advanced Interconnect Technologies公司
E-mail: sislam@
京公网安备 11011202001138号
